PLL の性能・シミュレーション・設計



Dean Banarjee 著 飯島貞一郎・村岡浩志訳 Copyright 2001 National Semiconductor ^{第1版}

目次

i.	PLL の構成	5
ii.	パッシブ・ループ・フィルタとチャージ・ポンプ	7
iii.	システム・レベルから見た PLL	9
	パートII PLLの性能	
	スプリアス	
1.	リファレンス・スプリアスとその原因	13
	リファレンス・スプリアスの原因とその対策について説明します。	
2.	リファレンス・スプリアス以外のスプリアスの原因	25
	スプリアスの別のタイプ、その原因および対策について説明します。	
	位相ノイズ	
3.	PLL システムにおけるノイズ・ソース	35
	位相ノイズの原因とその概算値を得る方法について検討します。	
4.	RMS 位相誤差および信号対ノイズ比	51
	RMS 位相誤差の意味、計算、重要性について検討します。	
	ロックアップ時間	
5.	PLL 周波数シンセサイザの過渡応答	57
	ロックアップ時間の問題を紹介し、関連するすべての式を導出します。	
	その他のトピックス	
6.	理論好きの方のための位相周波数比較器に関する考察	69
	位相周波数比較器の動作に関する疑問点を検討ます。	
	パートⅢ PLL 設計	
	パッシブ・ループ・フィルタの設計法	
7.	PLL ループ・フィルタ設計の基礎	77
	PLLループ・フィルタ設計の設計方程式を示します。	
8.	2 次パッシブ・ループ・フィルタの方程式	81
	2次 PLL ループ・フィルタの設計方程式を示します。	
9.	3次パッシブ・ループ・フィルタの方程式	85
	2次 PLL ループ・フィルタの設計方程式を示します。	

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor 2

10. 4次以上のループ・フィルタ設計

4次以上のループ・フィルタの設計方程式を示します。

スプリアスを低減する PLL 設計法

- 11.
 リファレンス・スプリアスを最小化するループ・フィルタ設計
 103

 Do端子を用いたアクティブ・フィルタにオペアンプを付加する方法を論じます。
- 12. ファーストロック機能を使用した PLL 設計
 109

 オペアンプとともに高速同期切換端子を用いてアクティブ・フィルタを設計する方法を論じます。

VCO の高電圧制御のためのアクティブ・フィルタ

13.	高電圧制御フィルタの簡単な方法	113
	Do 端子を用いてアクティブ・フィルタにオペアンプを付加する方法を論じます。	
14.	ør およびøp 端子を用いるループ・フィルタの設計	115
	φr およびφp 端子を用いてアクティブ・フィルタを設計する方法を論じます。	
15.	Do 端子とオペアンプを使った別のアクティブ・フィルタ設計	119
	フィードバック・ループの回路要素とともにオペアンプを用いる方法を論じます。	
16.	高電圧制御フィルタの設計	127
	トランジスタを用いて VCO の制御電圧を大きくする設計について論じます。	
	パートⅣ 追加トピックス	
17.	同期検出回路の構成と解析	135
	より高感度の同期検出回路の構成法とその動作を検討します。	
18.	PLL におけるインピーダンス整合の問題および技法	141
	VCO 出力を PLL 入力に整合させる方法を論じます。	
19.	PLL ループ・フィルタのラウスの安定性	145
	PLL ループ・フィルタ設計に応用する場合のラウス安定条件を論じます。	
20.	ループ・フィルタの解析例	149
	Mathcad シミュレーション・ツールを用いたループ・フィルタ解析の例を示します。	
21.	PLL の設計と性能に関するその他の課題	157
	N値の選択、ピーキングと位相余裕度、感度、比較周波数の選択、まとめ	
	パートV 補足	
22.	用語解説と略語	163

略語の一覧とともに本書で使用した PLL 用語を解説します。

 23. 参考文献
 173

95

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

i. PLL の構成



図1 基本 *PLL* 構成

PLL の基本動作と基本用語

本章では *PLL* (Phase Locked Loop: 位相同期ループ)の基本動作と本書を通じて用いられる用語 について説明します。PLL は、安定な水晶基準入力周波数(*XTAL*)で動きます。この周波数は、比 較周波数(*Fcomp*)と呼ばれる低い周波数に R 分周されます。位相比較器は、基準比較周波数と *N* 分周された VCO 出力周波数との間の位相誤差に比例した平均直流電流を出力します。この比例定数 を*K* ϕ と呼びます。この定数はチャージ・ポンプが吐き出したり吸い込んだりする電流の振幅です。 多くの場合、厳密に言うと正しいのですが、この項は 2・ π で割った形で表されるのが好まれます。 しかし、本書のすべての式において別の係数 2・ π でキャンセルされますので、2・ π で割るのは不必 要に数式を複雑にします。したがって、厳密には、K ϕ の単位は mA/(2・ π ラジアン)で表されます。

位相比較器からこの直流電流値をとり、ループ・フィルタ(Z(s))のインピーダンスと掛け合わせ れば、VCOへのコントロール入力電圧が得られます。VCOは電圧周波数変換器で、比例定数は Kvcoです。ループ・フィルタは、パッシブ・フィルタであり、ディスクリート部品で構成されてい ます。このループ・フィルタはアプリケーションにより異なり、本書においては大半がループ・ フィルタについて述べています。この VCOへの制御電圧で、N分周された周波数の位相が、比較周 波数の位相と等しくなるように VCOの出力位相を制御します。位相は周波数の積分ですから、位相 を等しくすることは周波数を等しくすることを意味します。この出力周波数は、次のように与えら れます。

$出力周波数 = \frac{N}{R} \bullet 水晶基準周波数$

これは、PLL がロック状態であるときにのみ、適用される式であり、PLL が収束途中の時には、 適用されません。通常 R は、固定値を使用し、N は容易に変更可能です。もし N と R とが整数なら、 PLL は比較周波数の倍数周波数しか発生できません。このため、多くの人が比較周波数とチャネル 間隔が同じものだと考えています。そのような場合がよくありますが、必ずしもそうとは限りませ

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

ん。フラクショナル N PLL では、N は整数とは限られていませんし、したがって比較周波数はチャ ネル間隔より相当大きな値になります。N の値はプリスケーラで制限されていますが、この制限を 越えるため比較周波数をチャネル間隔より小さく選ぶような場合はあまりありません。一般に、性 能を最適化するためには比較周波数をできるだけ高くするのが好ましいとされます。

通常 PLL は、図1に示されるシステム全体を表しますが、しばしば、水晶発振器や VCO を除いた システム全体として表現されます。これは、水晶発振器や VCO を PLL シンセサイザ・チップに集 積するのが難しいからです。

R カウンタの出力から VCO の出力までの伝達関数を考えると、これが PLL の重要な性能上の特 性を決めています。この閉ループ系の帯域幅をループ帯域幅(ωc)と呼び、ループ・フィルタの設 計と PLL の性能との両方にとって重要なパラメータです。もう 1 つのパラメータの位相余裕度 (φ)は、R カウンタ出力から VCO 出力までの開ループ位相伝達関数の位相を 180 度から差し引い たものです。位相余裕度はループ帯域幅に等しい周波数で評価します。このパラメータはループ帯 域幅ほどではありませんが、性能に対し大きな影響があり、安定度の尺度になります。

周波数シンセサイザとしての PLL

PLL には何十年にもわたる歴史があります。初期のアプリケーションとしては発電機の位相同期 や TV 受像機の同期パルスの同期などがあります。その他のアプリケーションとして、非同期の データ信号からのクロック・リカバリや FM 信号復調などがあります。しかし、本書では周波数シ ンセサイザとしての PLL に焦点を当てます。

この種のアプリケーションでは、PLL は個別的に 1 組の周波数を発生するために用いられます。 このよい例が FM ラジオです。FM ラジオでは、周波数の有効範囲は 88~108MHz で、0.1MHz ずつ 離れています。したがって、このアプリケーションでは、チャネル間隔は比較周波数に等しく、 100kHz です。たとえば、98.7MHz は有効なチャネルですが、98.627MHz は有効ではありません。こ の周波数を発生するため、10MHz の固定水晶発振器が用いられます。選択したこの水晶発振器につ いての R 分周値は 100 です。したがって、N 値は PLL にプログラミングされ、その範囲は、880~ 1080 です。98.7 MHz の局を聞いていて 103.4 MHz にチャネルを切り換えると、R 値は、100 のまま ですが、N 値は、987 から 1034 に変わります。一度 N カウンタ値を変えると PLL を切り換えるのに 若干の時間がかかります。PLL が所定のチャネルに到達すると、PLL は、純スペクトラム的なもの ではなくなり、若干のノイズを含むことになります。PLL がチャネルの切り換えに要する時間やそ の信号のスペクトラム成分の純度は、位相余裕度やループ帯域幅に大きく依存しますが、それらは またさらにループ・フィルタに依存するものでもあります。ループ・フィルタの性能への影響度が 大きく、PLL の設計担当者によっても変わるため、本書でもそれらに重点を置いて説明しています。

ii. パッシブ・ループ・フィルタとチャージ・ポンプ

なぜ、PLL のチャージ・ポンプに注力するのか?

本書は、主としてチャージ・ポンプ PLL に焦点を当てています。現在 PLL の市場で圧倒的に多い のが、このタイプだからです。チャージ・ポンプ PLL は、無限大のプルインレンジやゼロ定常位相 誤差など、従来の電圧位相比較器型 PLL より優れた点が多数あります。すでに、電圧位相比較器に 固有の機能に関しては、夥しい数の文献が詳細に論じています。このため、位相比較器の詳細にあ まりとらわれずに、PLL のその他の特徴についてページを割くことができます。さらに、電圧位相 比較器とアクティブ・フィルタの組み合せを用いても、依然多くの利点がありますが、チャージ・ ポンプ PLL ではパッシブ・フィルタも用いることができます。パッシブ・フィルタは低コストでノ イズを付加しないので、通常はパッシブ・フィルタをお勧めいたします。ただし、VCO の制御電圧 が PLL が供給できる電圧より高い必要がある場合は例外です。この場合アクティブ・フィルタが必 要になります。

従来の電圧位相比較器

これまでは、Floyd Gardner の古典的な著作 "Phaselock Techniques" で詳解されているようないくつ かの理由から、アクティブ・フィルタが注目されてきました。今でもこれらの多くのコンセプトは チャージ・ポンプ PLL に適用できますが、定常位相誤差のように適用できないコンセプトも多くあ ります。XOR ゲートやミキサはどちらも位相比較器を実現する実際の方法として論じられておりま す。Gardner の著作では、次のような従来型のアクティブ・ループ・フィルタのトポロジが紹介され ています。



図1 電圧位相比較器の従来のアクティブ・ループ・フィルタ

現在のチャージ・ポンプ位相周波数比較器とその利点

チャージ・ポンプ位相周波数比較器には、電圧チャージ・ポンプに比べいくつかの優れた点があ り、電圧チャージ・ポンプはほとんどチャージ・ポンプ位相周波数比較器に置きかえられています。 位相周波数比較器や、チャージ・ポンプは通常 PLL シンセサイザ・チップに集積されています。こ のような方法をとると、定常位相誤差とホールド・レンジの問題を完全に回避できます。この チャージ・ポンプと位相比較器の組み合わせは、図 2 に示されるように、前述の従来型のものと比 較されます。下記の点線で囲まれた回路は、オペアンプの機能を集積しています。また、位相比較 器の電圧ゲインは、電圧ゲインから電流ゲインへ変換するため、R1 で分圧しなければなりません。



図2 パッシプ・ループ・フィルタとチャージ・ポンプ

スプリアス・レベルを十分に低減させるため、キャパシタ C1 が付加されております。また、R3、 C3 の部品は、更にスプリアスレベルを低減させる場合に、追加することが可能です。このパッシ ブ・フィルタには、オペアンプの機能が含まれています。位相誤差に比例した電圧を出力する位相 比較器に対し、チャージ・ポンプは平均値が位相誤差に比例する電流を出力します。この電流は、 実際には、デューティ・サイクルが可変で、振幅が一定のものです。通常、この電流を平均値が位 相誤差に比例しているアナログ電流としてモデル化すれば十分です。これは、連続時間近似と呼ば れ、本書でもほとんどの章で使われています。

iii. システム・レベルから見た PLL

はじめに

この章では、ワイヤレス・アプリケーションで PLL がどのように使われているかについて、きわめて基本的なレベルで論じます。また、なぜ位相ノイズ、リファレンス・スプリアス、ロックアップ時間が相互に関連性があるのかについても簡単に触れます。

典型的なワイヤレス受信器のアプリケーション



図1 PLL 受信器の典型的な応用例

一般的な受信器の定義

上図のアンテナ部では、複数の異なる周波数チャネルが受信され、各チャネルには固有の周波数 が割り当てられています。受信系の最初の PLL は、ミキサ出力を一定周波数になるように制御しま す。ミキサから先を固定周波数とし、また低い周波数に変換することで、信号をフィルタリングす る等の取り扱いが簡単になるようにするためです。次段の PLL は信号から情報を取り出すために使 われます。コスト、サイズ、消費電流等の明らかなパラメータの他に、アプリケーション固有のパ ラメータが 3 つあります。これらのパラメータは、位相ノイズ、リファレンス・スプリアス、ロッ クアップ時間で、ループ・フィルタの回路定数の影響を大きく受けます。したがって、一般的には アプリケーション、回路部品、設計パラメータが厳密にわからない限り、データシート上では保証 されません。

このシステムに関連する位相ノイズ、リファレンス・スプリアス、ロックアップ時間

位相ノイズは PLL が発生するノイズのことです。位相ノイズはビット誤り率と、システムの信号 対ノイズ比とを悪化させます。リファレンス・スプリアスは、比較周波数の倍数周波数で発生する 不要なスパイク状のノイズで、ミキサによって必要な信号と同じ帯域に周波数変換されたりするこ とがあります。リファレンス・スプリアスは所望の信号を覆い隠したり、劣化させたりすることが あります。ロックアップ時間は PLL が周波数を切り換えるのにかかる時間です。ロックアップ時間 は、切り換え周波数の大きさや周波数誤差の受容範囲に依存します。PLL が周波数を切り換えてい る時にはデータが伝達されませんので、PLL のロックアップ時間はデータ転送率を低下させないよ う十分高速でなければなりません。位相ノイズ、リファレンス・スプリアス、ロックアップ時間は 本書でこのあと詳細に論じます。

図 1 の受信器で示すように、通常アンテナに近い最初の PLL は、設計の見地から最も難しい部分 になります。なぜなら、高周波でかつ周波数可変でなければならないからです。このため、一般的 にはロックアップ時間とリファレンス・スプリアスとに対する条件が厳しくなります。不要なチャ ネルがアンテナ部でフィルタリングされないからです。

次段の PLL は、周波数が低く可変でないので実現は容易です。このためロックアップ時間に対す る条件はずっと簡単になります。リファレンス・スプリアスの高周波化とロックアップ時間の高速 化とはトレード・オフの関係になるので、ロックアップ時間の条件が緩和されると、リファレン ス・スプリアスに対する条件を満足しやすくなります。次段の PLL に入力される信号はすでにフィ ルタを通してあるので、位相ノイズとリファレンス・スプリアスの条件を緩和することができます。

結論

PLL は、周波数合成する必要があるどんなアプリケーションについても使用できる基本的なシス テム構成要素です。アプリケーションによって、位相ノイズ、リファレンス・スプリアス、ロック アップ時間に条件がつきます。位相ノイズ、リファレンス・スプリアス、ロックアップ時間は使用 する VCO とループ・フィルタによって大きな影響を受けます。つまり、これらのパラメータはアプ リケーションにより固有のものです。

PLL の性能とシミュレーション



PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

1. リファレンス・スプリアスとその原因

はじめに

PLLの周波数合成においては、リファレンス・サイドバンド、スプリアス出力などが設計上問題 になります。これらスプリアス出力にはいくつかのタイプがあり、多くの異なる原因によりもたら されています。しかしこれまでのところ、最も一般的なタイプのスプリアスは、リファレンス・ス プリアスです。このスプリアスは、比較周波数の整数倍に現れます。

この章では、リファレンス・スプリアスの原因と最小化する方法を説明します。一般に、スプリ アスはチャージ・ポンプのリークまたはミスマッチのどちらかの原因で発生します。リファレン ス・スプリアスの原因によって、比較周波数やループ・フィルタを変更した時の動作が異なること があります。一般には、リファレンス・スプリアスの支配的要因は普通チャージ・ポンプのリーク かチャージ・ポンプのミスマッチです。アプリケーションによってどちらの原因が支配的になるか は後述します。リークまたはミスマッチに関係したスプリアスを論じる前に、スプリアス・ゲイン と呼ぶ基本概念を議論します。スプリアス・ゲインを正確に理解することは、リファレンス・スプ リアスがフィルタによってどのように変わるか理解するための第1歩です。この概念を身につけた 後、リークとミスマッチが支配的要因のスプリアスとを論じ、これらの結果をまとめます。



図1 典型的なリファレンス・スプリアス

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

スプリアス・ゲインの定義

概念的には、固定周波数で所定の電流ノイズをループ・フィルタに注入したのち、それが VCO に 誘導する周波数ノイズの電力がスプリアス・ゲインの定義の始まりになります。しかし、あとの計 算を簡単化するため、伝達関数に 1/s というファクタを追加します。これは周波数の変化ですから、 位相から周波数へ変換するためには、伝達関数に係数 s をかける必要があります。1/s のこのファク タが式の中に残るのは、他のファクタのために再び取り入れられるためです。さらにこのファクタ のため、スプリアス・ゲインは無単位量になります。リファレンス・スプリアス電力を求めるには、 このゲインを 2 乗する必要があり、最終的には便宜上デシベル表示します。



図2 一般的な3次ループ・フィルタ

$$\mathcal{Z}\mathcal{D}\mathcal{T}\mathcal{Z}\cdot\mathcal{F}\mathcal{T}\mathcal{V}(Fspur) = 20 \bullet \log\left(\left\|\frac{K\phi \bullet Z(s) \bullet Kvco}{s}\right\|_{s=j\bullet Fspur\bullet 2\bullet\pi}\right)$$
(1)

スプリアス・ゲインは、VCO ゲイン、チャージ・ポンプ・ゲイン、ループ・フィルタ・インピー ダンスの積を問題のスプリアスと同じ周波数 Fspur だけ離れた周波数で見たものになります。スプリ アスがリーク支配性かミスマッチ支配性かによって、さらに補正が入ります。ほとんどの場合、 Fspur は比較周波数 Fcomp と仮定しますが、比較周波数の倍数周波数や分数周波数(フラクショナル N PLL の場合)などの別の周波数のこともあります。

スプリアス・ゲインの他にもスプリアス・レベルに寄与する要因があり、スプリアスがリーク支 配性かミスマッチ支配性かによります。熱心なユーザの方々は、なぜ閉ループ伝達関数ではなく開 ループ伝達関数が用いられるのか疑問に思われるかもしれません。リーク支配性スプリアスの場合 は、チャージ・ポンプがオフの時の応答がスプリアスの原因になるからです。チャージ・ポンプが オフのとき、開ループ伝達関数を用いるのは理解できるでしょう。ミスマッチ支配性スプリアスの 場合どちらの伝達関数を使うかはそれほど明白ではありません。リファレンス・スプリアスのある 周波数では開ループ伝達関数で閉ループ伝達関数を非常によく近似できるので、一貫性を保ち簡単 にするために開ループ伝達関数を用いるのは理屈に合います。

リーク支配性スプリアス

低い比較周波数では、リークの影響がリファレンス・リークの原因として支配的です。PLL が同 期状態に入るとき、チャージ・ポンプは電流のごく短いパルスを交互に長い周期で出力します。こ の長い周期の間は、トライステート状態です。



図3 PLL が同期状態にあるときのチャージ・ポンプ出力

チャージ・ポンプがトライ・ステート状態のときに、理想的にはチャージ・ポンプはハイ・イン ピーダンスになります。しかし、チャージ・ポンプ、VCO、ループ・フィルタ容量から寄生的な リークが発生します。これらのリーク源のうち、チャージ・ポンプが支配的になる傾向があります。 チャージ・ポンプのリークは VCO 制御端子に FM 変調をかけ、結果的にスプリアスの原因になりま す。これについては付録で詳細に説明します。

リークに基づいてリファレンス・スプリアス・レベルを推定するには、これらのスプリアスは次 の一般法則に従います。

$$y - \rho \cdot \mathcal{Z} \mathcal{T} \mathcal{Y} \mathcal{T} \mathcal{Z} = \overline{x} \oplus y - \rho \cdot \mathcal{Z} \mathcal{T} \mathcal{Y} \mathcal{T} \mathcal{Z} + 20 \bullet \log \left(\frac{y - \rho}{K\phi}\right) + \mathcal{Z} \mathcal{T} \mathcal{Y} \mathcal{T} \mathcal{Z} \cdot \mathcal{F} \mathcal{T} \mathcal{Y}$$
(2)

PLL のチャージ・ポンプによるリークは温度依存性があり、一般定格や性能グラフと同様、保証 定格が与えられている場合がよくあります。チャージ・ポンプのリークは温度とともに増加し、PLL が熱くなると、チャージ・ポンプのリークが原因となっているスプリアスは悪化する傾向にありま す。

各比較周波数に対していろいろなリーク電流が誘導されており、実験室で結果を測定しました。 ループ・フィルタはこれらのどの測定でも共通です。これらの結果はリーク支配性スプリアスの基 本定数を示しています。

基本リーク・スプリアス = 7.9 dBc

(3)

この定数は一般性があり部品に固有のものではなく、どの整数 PLL にも当てはまるはずです。また、*基本リーク・スプリアス*を直接測定するのは不可能と断定はできませんが、この値は他の数値から推定するしかありません。

スプリアス・	基本リーク・	20•Log	スプリアス・	誘起電流	Kφ	スプリアス
レベル	スプリアスの	(Leakage/Kø)	ゲイン	(nA)	(mA)	周波数
(dBc)	計算値	(dB)	(dB)			(kHz)
	(dBc)					比較周波数
						(kHz)
-30.0	7.7	-60.0	22.3	1000	1	200
- 49.5	8.2	-80.0	22.3	100	1	200
-55.5	8.2	-86.0	22.3	50	1	200
-12.4	8.4	-60.0	39.2	1000	1	100
-33.1	7.7	-80.0	39.2	100	1	100
-39.7	7.1	-86.0	39.2	50	1	100

表1 スプリアス・レベルとリーク電流および比較周波数との関係

上記のデータは C1=0.47nF、C2=3.3nF、C3=90pF、R2=12kΩ、R3=39kΩ、Kvco=43MHz/V、リーク 電流 100nA、icp=1mA のループ・フィルタの場合について得られたものです。スプリアス・レベル は、実際にはこのループ・フィルタでもそれらを使用して測定しなくても十分な精度で算出するこ とができ、付録 B で計算を示します。基本リーク・スプリアス についてのこの結果は、使用する PLL には関係ありません。スプリアス・ゲインや基本リーク・スプリアスの概念を導入しなくても リーク・スプリアスを計算することはできますが、これらの概念のおかげでリーク・スプリアスの 計算がよりいっそう容易になり、PLL 同士のリーク・スプリアスを直ちに比較することができます。 さらに、後述のパルス性スプリアスの場合、理論だけでこれらを計算する方法はありません。

パルス性スプリアス

従来の PLL に関する文献では、慣例的にリーク電流に完全に基づいてリファレンス・スプリアス をモデル化してきました。リーク電流がµA オーダーの旧式の PLL では、リファレンス・スプリアス とその動作について適当な推定値が得られました。しかし、一般に現在の PLL はリーク電流が 1nA 以下ですので、比較周波数が非常に低い場合を除き、他の要因がスプリアスに対し支配的になる傾 向があります。

チャージ・ポンプは非常に短い時間だけオンになり、ほどんどの時間はオフになっています。パ ルス性スプリアスを決めるのは、チャージ・ポンプのこのような補正動作の時間の長さです。つま り、リークが支配的要因でない場合、スプリアス・レベルを決めるのは、チャージ・ポンプがオン になる時間です。補正パルスの幅に影響を与える要因には次のようなものがあります。チャージ・ ポンプのミスマッチ、トランジスタの不均等なターン・オン時間、不感帯除去回路、フラクショナ ル補正回路の誤差などです。次に、これらの要因がどのようにパルス幅に影響を与えるのか説明し ます。

チャージ・ポンプのミスマッチとは、チャージ・ポンプの吸込み電流と吐出し電流とが適切にバ ランスがとれていない場合を指します。ミスマッチがひどくなると、位相比較器の補正パルス幅が 大きくなります。トランジスタの不均等なターン・オン時間とは、電流を吐出す PMOS デバイスが、 電流を吸込む NMOS デバイスとバランスがとれていない場合のことです。PMOS デバイスは遅いの で、実際にはミスマッチが 0%の場合でもスプリアス・レベルは最低にならず、ミスマッチが約 4% の場合にほぼ最低になります。不感帯除去回路は位相比較器の不感帯を PLL から取り除くように追 加されます。位相誤差がゼロの近傍では、現実にはゲート遅延時間が問題になります。この問題を 避けるため、チャージ・ポンプが最低時間オンになるような回路を付け加えることがあります。したがって、この回路はスプリアス・レベルに影響を与えます。フラクショナル補正回路の誤差はフラクショナル・スプリアスを起こす原因になります。上述のすべての要因がチャージ・ポンプの補正パルス幅を増大させ、パルス性スプリアスに影響します。

パルス性スプリアスの問題でバラツキ幅を検討するためには、ミスマッチ特性に注意し、いくつ か異なる部品に基づいて設計することが重要です。部品のミスマッチ特性は日付コードによって変 わりますので、設計工程でミスマッチ特性を考慮しなければなりません。また、オペアンプをルー プ・フィルタで使用する設計では Vdo の全範囲を使い、オペアンプの動作点を Vp/2 あるいはそれよ り少し高い電圧に設定するのが最適です。VCO の制御電圧にのるスプリアス・レベルのバラツキの ため、本章で特徴を述べたスプリアスは、VCO の制御電圧が 0.5V からチャージ・ポンプの電源電圧 より 0.5V 低い電圧まで変化するとき、最悪になります。ここでどれくらいスプリアスがばらつくか を示しましたので、バラツキについても記すことはできますが、最終的にはスプリアスの最悪値を 性能指標とするべきでしょう。

チャージ・ポンプのパルス動作が原因のリファレンス・スプリアスを推定するには、次の法則を 使います。

パルス・スプリアス = 基本パルス・スプリアス + スプリアス・ゲイン + 40 • log
$$\left(\frac{Fspur}{1Hz}\right)$$
 (4)

上式には Fspur の項が加えてあるのに驚かれるかもしれませんが、この項はもともと実験観測から 発見されました。リーク支配性スプリアスの場合、周波数は時間に対しサイン波的に変動すると見 られていました。しかし、実験室での観察結果から、パルスが支配的なスプリアスを取り扱う場合、 この仮定が間違っていることがわかりました。観測されたのは、周波数スパイクがチャージ・ポン プがオンになる時刻に対応する規則的な時間周期で発生するということです。測定したスプリアス の大きさはこれら周波数スパイクに直接関係していることもあり、この比較は、比較周波数に関係 なく有効です。したがって、変調指数の概念は当てはまらず、20・log(Fspur)相当の誤差が入り込み ます。しかし、パルス・スプリアスとリーク・スプリアスとは 20・log(Fspur)ではなく 40・ log(Fspur)だけの差があります。追加ファクタ 20・log(Fspur)があるのは、チャージ・ポンプ・ノイ ズをサイン波ではなく一連のパルス関数でモデル化する方が適当だからです。システムに加えられ たパルス関数の時間ドメイン応答を思い起こすと、これは単に逆ラプラス変換になります。1/s の逆 ラプラス変換が1になり、1/ωのファクタを含まないのと同様に、同じ理由で 1/ωのファクタがなく なり、追加ファクタ 40・log(Fcomp)を計算に入れます。LMX235x の場合、1/16 次のフラクショナ ル・スプリアスがあり出力周波数にさらに依存します。これはフラクショナル・スプリアス補償の ためです。

出力	N	比較	KΩ	Kvco	C1	C2	C3	R2	R3	Spur	スプリ	基本
周波数		周波数									アス・	パルス
											ゲイン	スプリアス
MHz		kHz	mA	MHz/V	nF	nF	pF	KΩ	KΩ	dBc	dB	dBc
	以	<mark>下のデー</mark>	·タはす	<mark>すべて Ρ</mark>	LL LMX	<mark><2330</mark>	の場合	r。VC	<mark>0は上</mark>	位機種	を使用。	
1895	18950	100	4	43.2	2.2	10	0	6.8	0	-51.7	46	-297.7
1895	18950	100	4	43.2	13.9	66	0	2.7	0	-69.7	30	-299.7
1895	18950	100	4	43.2	0.56	2.7	0	15	0	-41.0	58	-299.0
1895	18950	100	4	43.2	1.5	6.8	0	5.6	0	-50.0	49.2	-299.2
1895	18950	100	4	43.2	1.5	6.8	100	5.6	39	-59.8	40.5	-300.3
1895	6064	312.5	4	43.2	4.7	20	0	1.8	0	-60.2	19.6	-299.6
1895	6064	3125.	4	43.2	1.8	5.6	0	1.5	0	-51.1	27.7	-298.6
	以下の	のデータ	は PLI	L LMX2:	326、V	′CO 制	御電日	0.29	<mark>∕、</mark> 電ネ	原電圧 3	Vの場合。	
231	1155	200	1	12	0.47	3.3	0	12	0	-74.1	23.0	-309.1
881.6	4408	200	1	18	0.47	3.3	0	12	0	-70.1	27.6	-309.7
881.6	1146	770	1	18	0.47	3.3	0	12	0	-70.1	4.9	-308.8
1885	9425	200	1	50	0.47	3.3	0	12	0	-59.7	35.6	-308.6
1885	4343	434	1	12	0.47	3.3	0	12	0	-58.7	22.2	-307.7

表2 基本パルス性スプリアスの法則依存性の実例

表 2 の最初の数行は同じ出力周波数で異なるフィルタの場合を示します。最後の数行は、同じ フィルタで N 値と比較周波数を変えています。この最後の数行を見ると、チャージ・ポンプの電圧 を 0.29V に保って、チャージ・ポンプのミスマッチ特性を一定にしてスプリアスを測定しやすくし ています。このため、表はスプリアス・レベルの変化を示すのに有用です。ただし、制御電圧が入 力範囲から 0.5V 以内で、保証範囲外なので、基本パルス性スプリアスの最悪値を判断する上で のよい指標にはなりません。

PLL	バラツキ	基本パルス・スプリアス
	(dBc)	(dBc)
LMX2301/05, LMX2315/20/25	11	-299
LMX233xA, LMX233XL	23	-311
LMX2306/16/26	7	-309
LMX160x	5.0	-292
LMX235x	18	-257 – 40Xlog (Fout/1 GHz)

表3 ナショナルセミコンダクター社製各種 PLL の基本パルス・スプリアス

上述の表や測定値があっても、熱心なユーザはパルス性スプリアスをチャージ・ポンプのミス マッチと関連付けようとされるでしょう。このために、PLL LMX2315 を使って、チャージ・ポンプ のミスマッチに応じたスプリアス・レベルを測定しました。システムのスプリアス・ゲインが 19.6、 システムの比較周波数が 200kHz のときスプリアスは明らかにパルス支配性でした。

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

制御電圧(Volts)	1	1.5	2.2	3	4	4.5
吐出し電流 (mA)	5.099	5.169	5.241	5.308	5.397	5.455
吸込み電流 (mA)	5.308	5.253	5.166	5.047	4.828	4.517
ミスマッチ率 (%)	- 4.0	- 1.6	1.4	5.0	11.1	18.8
200 KHz でのスプリアス(dBc)	- 73.1	- 76.6	- 83.3	- 83.2	- 72.8	- 65.7

表4 制御電圧に応じたスプリアス・レベルとミスマッチの変化例

統計的モデルを用いると、この表はスプリアス性能が最もよいのは実際はチャージ・ポンプのミスマッチが 3.2%の時です。また関係式を示すと、

基本パルス・スプリアス = $-315.6 + 1.28 \bullet | ミスマッチ率 (%) - 3.2\% |$ (5)

リーク性スプリアスとパルス性スプリアスのコンセプト統合

比較周波数の臨界値

スプリアスをパルス性スプリアスでモデル化するのが適当な場合がほとんどですが、比較周波数 が低い場合当てはまらないことがあります。スプリアスがリーク性かパルス性かを判別する 1 つの 方法は、両方のモデルに基づいてスプリアスを計算し、スプリアス・レベルが最大になる方のモデ ルを使うことです。ほとんどの場合、パルス性スプリアスが支配的です。リークとパルス性スプリ アスが既知の場合、パルス支配性とリーク支配性とが等しくなる比較周波数を推定できます。比較 周波数がこれより高い場合、スプリアスはパルス支配性になります。この関係式はスプリアス・ゲ インとは独立で、リーク・スプリアスをパルス・スプリアスと等しいとおき、比較周波数について 解くと得られます。このような関係についての方程式と表とを以下に示します。

$$40 \bullet \log\left(\frac{Fcomp}{1Hz}\right) = \left(\underline{x} \neq \mathcal{Y} - \mathcal{I} \cdot \mathcal{I} \cdot \mathcal{I} - \underline{x} \neq \mathcal{I} \cdot \mathcal{I} \cdot \mathcal{I} \cdot \mathcal{I} \cdot \mathcal{I} \cdot \mathcal{I} + 20 \bullet \log\left(\frac{\mathcal{Y} - \mathcal{I}}{K\phi}\right)\right)$$
(6)

この式を満たす周波数を臨界周波数と呼びます。臨界周波数では、リファレンス・スプリアスに対 し、リークとパルスとが等しい支配性を持ちます。臨界周波数を越えると、スプリアスはパルス支 配性になり、臨界周波数より下がると、リーク支配性になります。この表は次の値を仮定していま す。

基本リーク・スプリアス = 7.9 dBc

= 1 mA

Kφ

臨界周波数はリーク電流のリーク電流の平方根に比例し、チャージ・ポンプ・ゲインに反比例します。

	基本リーク・スプリアス						
	-290	-300	-310	-320			
リーク電流 = 0.1 nA	8.86	15.8	28.0	49.8			
リーク電流 = 0.5 nA	19.8	35.2	62.7	111.4			
リーク電流 = 1.0 nA	28	49.8	88.6	157.6			
リーク電流 = 0.1 uA	280	498	886	1576			
リーク電流 = 1.0 uA	886	1580	2800	4980			

表5 臨界比較周波数 (kHz)

合成スプリアスの計算

本章ではリーク効果およびパルス効果に基づいて独立にスプリアス・レベルを求めます。しかし、 支配的要因がどちらかにかかわらず、スプリアス・レベルは次のように与えられます。

$$\mathcal{Z}\mathcal{T}\mathcal{Y}\mathcal{T}\mathcal{Z} = 10 \bullet \log \left(10^{\frac{\text{Leanage Spur}}{10}} + 10^{\frac{\text{Pulse Spur}}{10}}\right)$$

スプリアス・レベル対最適化前のループ・フィルタ・パラメータ

スプリアス・ゲインの式を使うと、スプリアス・レベルが各パラメータに対しどのような依存性 があるか簡単に計算でき、次のように示されます。

パラメータとの関係	リーク支配性スプリアス	パルス支配性スプリアス
チャージ・ポンプのリーク電流、i _{leak}	20 x log(i _{leak})	_
ミスマッチ率、M	Ι	M - δ の絶対値と相関
N 値、N	無関係	無関係
VCO Gain、KVCO	20 x log(Kvco)	20 x log(Kvco)
比較周波数	-40 x log(Fcomp)	-20 x log(Fcomp)
i = Fcomp/Fc	-40 x log(i)	-40Xlog(i) + 20 x log(Fcomp)
チャージ・ポンプ・ゲイン、Kφ	無関係	20 x log(Κφ)
スプリアス・ゲイン、SG	SG	SG

表6 スプリアス・レベルと各パラメータとのおおまかな関連性(パラメータを変えてもループ・ フィルタを再設計しないと仮定した場合)

リファレンス・スプリアスの高調波

ここまでのところ、本章ではリファレンス・スプリアスに焦点を当ててきました。しかし、リ ファレンス・スプリアスには、2次、3次さらに高次の高調波があります。この問題を調べるため、 自動テスト・プログラムを用いて LMX2326 PLL を 1900MHz から 1994MHz まで 1MHz ずつ増加させ 周波数を同調させました。これらのテストでは、K ϕ =1mA、Fcomp = 200 kHz、KVCO = 45 MHz/V とし、フィルタ A は回路定数 C1 = 145 pF、C2 = 680 pF、R2 = 33 kΩ、またフィルタ B は回路定数 C1 = 315 pF、C2 = 1.8 nF、R2 = 18 kΩとしました。スプリアス・レベルの統計データを表7a に示し ます。

	基本波 (200 kHz)	2 次高調波 (400 kHz)	3 次高調波 (600 kHz)
最小值(dBc)	-56.2	-65.1	-64.5
平均值(dBc)	-52.8	-58.5	-61.9
最大値(dBc)	-49.3	-54.4	-59.0
スプリアス・ゲイン(dB)	45.7	33.8	26.8
基本パルス・スプリアス (dBc)	-307.0	-312.4	-316.9

図7a フィルタAの場合のリファレンス・スプリアスおよびその高調波

	基本波	2 次高調波	3 次高調波
	(200 kHz)	(400 kHz)	(600 kHz)
最小值(dBc)	-64.8	-70.4	-69.1
平均值(dBc)	-60.8	-65.1	-66.8
最大值(dBc)	-56.2	-61.1	-64.7
スプリアス・ゲイン(dB)	39.0	27.1	20.0
基本パルス・スプリアス (dBc)	-307.2	-312.2	-315.8

図7b フィルタBの場合のリファレンス・スプリアスおよびその高調波

表 7aを表 7bと比較すると、フィルタが異なってもパルス・スプリアスは比較的一定ですが、2次 高調波の基本パルス・スプリアスは基本波と異なります。これらの経験的測定値から 2 次高調波の 基本パルス・スプリアスは基本波の基本パルス・スプリアスより約 5dB 低く、3 次高調波の基本パ ルス・スプリアスは 2 次高調波の基本パルス・スプリアスより約 4dB 低いと期待されます。

結論

本章ではリファレンス・スプリアスの原因について検討し、その一般的な動作をシミュレーショ ンする方法を論じました。スプリアス・ゲインのコンセプトはリファレンス・スプリアスと同様に リファレンス・スプリアスの高調波および低調波にも当てはまります。しかし、リファレンス・ス プリアスでもフラクショナル・スプリアスでも、一般に最も問題になるのは基本波スプリアスです ので、本章では基本波スプリアスに基づいすべての測定を行っています。スプリアス・ゲインのコ ンセプトを用いると、ループ・フィルタが変わるとスプリアス・レベルがどう変化するか推定する のは容易です。スプリアス・ゲインは、ループ・フィルタを設計する際にたいへん有用なツールに なります。この点については、本書でのちほど議論します。

付録A: スプリアス信号のスペクトラム

はじめに

ここでは、VCO に与えられる任意の時間信号のスプリアスとそのスペクトラム密度を調べます。 サイン波信号を想定しますので、リーク支配性スプリアスを解析する場合に意味があります。

スプリアス・スペクトラムの算出

AC 成分を持った信号が、VCO の制御端子にあるとき、スプリアスの原因になります。 VCO への制御電圧は次の式で表されるものとします。

 $V_{tune} = c + f_{ac}$ ここで、 $V_{tune} = VCO への制御電圧$ c = VCO への制御電圧 DC 成分 $f_{ac} = VCO への制御電圧 AC 成分$

VCO の出力電圧は次のようになります。

$$Vout(t) = A \circ \cos\left([c_1 + KVCO \circ c_0] \circ t + \int_0^t KVCO \circ f_{ac}(x) \circ dx \right)$$
$$= A \circ \cos\left(c_2 \circ t + \int_0^t KVCO \circ f_{ac}(x) \circ dx \right)$$

ここで、
A, c0, c1 および c2 = 定数
KVCO = VCO ゲイン

VCOの出力スペクトラム密度は、出力電圧のフーリエ交換により得られます。

$$Pout(\boldsymbol{\omega}) = \int_{-\infty}^{\infty} e^{j \bullet w \bullet t} \bullet A \bullet \cos\left(c_2 \bullet t + \int_{0}^{t} KVCO \bullet f_{zc}(x) \bullet dx\right) \bullet dt$$

FM 変調の特殊な場合を考慮すると、VCO の電圧に対して最適な近似値がわかります。すなわち、

$$f_{ac}(t) = a_m \bullet \cos(\omega_m \bullet t)$$

$$\beta = \frac{F_{dev}}{\omega_m} = \mod \text{ ulation index}$$

$$Pout(\omega) = A \bullet \sum_{-\infty}^{\infty} J_n(\beta) \bullet \cos(\omega_c \bullet t + n \bullet \omega_m \bullet t)$$

したがって、いくつかのファースト・サイドバンド・レベルは、

fundamental:	$J_0(\boldsymbol{\beta}) \approx 1$
first:	$J_1(\boldsymbol{\beta}) \approx \frac{\boldsymbol{\beta}}{2}$
second:	$J_2(\boldsymbol{\beta}) \approx \frac{\boldsymbol{\beta}^2}{8}$

以下の表に様々な比較周波数に対する、ファースト・サイドバンド・レベルと周波数偏差の相関関 係を示します。

スプリアス・ レベル	変調指数 (B)	様々な比較周波数に対する周波数偏差(Hz)						
(dBm)	ЧГ <i>У</i>	Fref	Fref	Fref	Fref	Fref	Fref	
		10 kHz	30 kHz	50 kHz	100 kHz	200 kHz	1000 kHz	
-30	6.32e-2	632	1900	3160	6320	12600	63200	
-40	2.00e-2	200	600	1000	2000	4000	20000	
-50	6.32e-3	63	190	316	632	1260	6320	
-55	3.56e-3	36	107	178	356	712	3560	
-60	2.00e-3	20	60	100	200	400	2000	
-65	1.12e-3	11	34	56	112	224	1120	
-70	6.32e-4	6	19	32	63	126	632	
-75	3.56e-4	4	11	18	36	71	356	
-80	2.00e-4	2	6	10	20	40	200	
-85	1.12e-4	1	3	6	11	22	112	
-90	6.32e-5	0.6	2	3	6	13	63	

表7 スプリアスレベル、変調指数、比較周波数の関係

スプリアス・レベルと変調指数は次式の関係があります。

スプリアス・レベル = $20 \times \log (\beta/2)$

付録 B: リーク依存性スプリアスの理論計算

2次フィルタの場合のリーク・スプリアスの理論計算

簡単にするため、R3=C3=0 と仮定しますが、一般性を失うことはありません。この背景にある考 え方は、いったんあるループ・フィルタについてリーク依存性スプリアスを計算すれば、ループ・ フィルタのスプリアス・ゲインを比較するだけで別のフィルタについて容易に再計算できるという ことです。2次フィルタの電流・電圧を計算し、制御電圧を V、チャージ・ポンプへのリーク電流を Iとすると、次式が得られます。

$$\frac{d^{2}V}{dt^{2}} \bullet R2 \bullet C2 \bullet C1 + \frac{dV}{dt} \bullet (C1+C2) = i$$
しかし実際には、興味がある量は、この電圧を時間について微分した導関数です。

$$\frac{dX}{dt} \bullet R2 \bullet C2 \bullet C1 + X \bullet (C1+C2) = i$$

$$X = \frac{dV}{dt}$$
電圧が t=0 の時間で変化しないという条件をつけると、

$$\frac{dV}{dt} = \frac{i}{C1+C2} \bullet \left[1-\exp(-t/T1)\right]$$

$$T1 = \frac{R2 \bullet C2 \bullet C1}{C1+C2}$$
L式を積分すると、電圧の変化量についての式が得られます。

$$\Delta V = \int_{0}^{V_{recomp}} \frac{i}{C1+C2} \bullet \left[1-\exp(-t/T1)\right] \bullet dt = \frac{i}{C1+C2} \bullet \left[\frac{1}{Fcomp} + T1 \bullet \exp\left(\frac{-1}{T1 \bullet Fcomp}\right)\right]$$
最後に変調指数が計算できて、

$$\beta = \frac{Kvco \bullet \Delta V}{Fcomp}$$

$$U - \rho \cdot X T U T X = 20 \bullet \log\left(\frac{\beta}{2}\right)$$

表1のリーク・スプリアス・レベルの理論計算

基本リーク・スプリアスが約 8.7dB/Hz であることを示すには、1 つ例を上げれば十分でしょう。

指定值	得られた値		
Cl = 470 pF	スプリアス・ゲイン=47.4 dB		
C2 = 3.3 nF	$\Delta V = 2.825 \text{ mV}$		
$R2 = 12 k\Omega$	β=変調指数=0.127		
リーク電流 = 100 nA	リーク・スプリアス = 20●log(β) = -23.9 dBc		
$K\phi = 1 mA$	20●(リーク電流/Kφ) = -80		
Kvco = 43 MHz/V	基本リーク・スプリアス = -23.9 dBc - (-80 dB) - 47.4 dB		
	= 8.7 dBc/Hz		
$F_{comp} = 100 \text{ kHz}$			

図8 基本リーク・スプリアス=8.7 dBc/Hz の計算

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

2. リファレンス・スプリアス以外のスプリアスの原因

はじめに

搬送波から離れた基準周波数で発生するリファレンス・スプリアスに関しては、多くの議論があ ります。本書では、その他の種類のスプリアスとその原因について調べます。というのは、スプリ アスが見られる場合、その原因と改善方法を調べることができるからです。多くの種類のスプリア スが考えられますが、ほとんどの場合これらのスプリアスは観測されません。これらのスプリアス はトラブルシューティングで使用するために記したものです。これらのスプリアスの多くはデュア ル PLL で発生するため、デュアル PLL でスプリアスが観測される側を通常主 PLL と呼び、デュアル PLL でスプリアスが観測されない側を副 PLL と呼びます。

良好な電源デカップリングと洗練されたレイアウトのためのヒント

基板に関係したクロストークを扱うには、いくつか取り得る方法があります。ウェブ・サイト http://www.national.com/appinfo/wireless を参照して、評価基板の説明書をダウンロードし、標準 的な基板レイアウトをご覧ください。これに加えて、以下のようなヒントを付け加えておきます。

<u>良好な電源デカップリング</u> これは VCC および Vpp の両端子に取りつけられたコンデンサを意味し ます。Vpp 端子は最もノイズ信号に弱いところです。広帯域の周波数のノイズに対処するため、こ れらの各端子に 100pF、0.01uF、0.1uF のコンデンサを配置します。これらのコンデンサは単に並列 に加えられた 0.111uF の 1 つのコンデンサになるように見えるかも知れませんが、実際はすべてのコ ンデンサが必要です。大容量のコンデンサは高周波信号に対する応答特性に問題があるためです。 また、これらの部品を PLL チップの出来るだけ近くに配置すると効果的です。電源供給端子を分離 するため、電源供給ピンに 18Ω程度の小さい抵抗を挿入するのも効果的な場合がしばしばあります。

洗練されたレイアウト Vpp 端子と VCO の制御電圧端子をノイズ信号から確実に保護します。これ は、配線を短くし、PLL チップにできるだけ近く配線することで可能になります。2 つの高周波の配 線を一緒に配置しなければならない場合、クロストークの影響を最小限にするため、平行にならな いよう(すなわち直交するよう)にします。また、接地ループが最小になるようにします。接地 ループは 2 つの配線を接地させる小さなインピーダンス(ビアホールで生じるインダクタンスな ど)がある場合発生します。接地ループがある場合、ノイズは 1 つの配線からもう一方の配線へ伝 搬します。

上手なループ・フィルタ設計のヒント

最適な減衰率の使用と 4 次のループ・フィルタについては、それぞれ本書の他の章で説明してい ます。これらの方法の他に、ノッチ・フィルタも利用できます。ノッチ・フィルタは多くの場合、 不要なスプリアスを除去するのに効果的ですが、より高次の高調波スプリアスを除去するにはあま り効果的ではありません。

クロストーク性スプリアスと非クロストーク性スプリアス

この議論のために、スプリアスを 2 つに分類します。クロストーク性スプリアスは、何らかの理由により VCO 出力に漏れてくる信号に起因するスプリアスのことです。非クロストーク性スプリアスは、PLL に固有の動作に起因するスプリアスです。原因不明のスプリアスを扱う際、最初に調べる点の 1 つは、おそらくクロストークに関係あるかどうか見極めることです。これは、他の信号源

を外してスプリアスが消えるかどうか見てみることでわかります。クロストーク性スプリアスに共通のノイズ・ソースは、デュアル PLL の片側、コンピュータ・ディスプレイ、基板上の他の周波数 源、水晶発振器とその高調波です。

クロストーク性スプリアス

クロストーク性スプリアスは PLL の外部信号に起因します。一般に、2 つの信号のクロストーク は、信号同士が互いに近接している場合最もひどくなります。このため、これらのスプリアス信号 源の高調波は基本波よりも問題になる場合があります。このようなスプリアスは次のように分類さ れます。

<u>副 PLL クロストーク・スプリアス</u>

定義

このスプリアスはデュアル PLL で発生し、主および副 PLL の周波数差(ときには副 PLL の高次高 調波)だけ搬送波から離れた周波数に現れます。このスプリアスはデュアル PLL の主 PLL と副 PLL の周波数が近い場合、最も現れやすくなります。また、デュアル PLL の一方の周波数がもう一方の 高次高調波に近い場合にも現れます。

原因

高周波信号は、基板上の寄生容量を経由して、配線から別の配線へ伝搬して行きます。この現象 は、周波数が高くなるほど、または配線が長くなるほど起こりやすくなります。また、半導体チッ プ内でもクロストークが起こる場合があります。Vpp1 端子と Vpp2 端子は高周波ノイズの影響を受 けやすいところです。

判定方法

このようなスプリアスが出ているかどうか判定する最良の方法の1つは、主 PLL 側を観測しなが ら、副 PLL 側の周波数を変えてみることです。スプリアスが移動性のものであれば、観測されてい るスプリアスはこのタイプのものであるといえます。いったんこのタイプのスプリアスと判定した ら、基板上のクロストークによるものか、PLL チップ内のクロストークによるものか判断する必要 があります。ナショナルセミコンダクター社の PLL のほとんどは、主 PLL 側を動作させたままで副 PLL 側の電源を切る電源遮断機能がついています。副 PLL 側の電源が遮断され、スプリアスが大き く低減する場合、PLL チップ内のクロストークであることを示しています。スプリアスが同じ大き さのままの場合は、基板内のクロストークです。

対策

基板性クロストークの対処法の節を参照ください。

基準水晶発振器のクロストーク・スプリアス

定義

このスプリアスは、搬送波から水晶発振周波数だけ離れた周波数に現れます。基準水晶発振周波 数の高調波に、しばしば一群のスプリアスが現れることがあります。この場合、奇数次の高調波が 偶数次の高調波より強いことがよくあります。

原因

このスプリアスの原因の1つに基板上のクロストークが考えられます。そのような場合は、基板 性クロストークの対処法のヒントについての節を参照ください。これに加えて、水晶発振器イン バータの過剰ゲインに関係がある場合もあります。矩形波は奇数次の高調波しか含まない点に注意 ください。そのため奇数次の高調波が強く現れます。水晶発振回路の反転バッファに過剰ゲインが あると、これらの高次高調波が出る原因になります。次の図は水晶発振器の一般的な回路です。



判定方法

信号発生器で PLL チップを駆動してみて、これらのスプリアスが低減するようなら、発振してい る反転バッファに過剰ゲインがあるかも知れないということを示唆しています。ナショナルセミコ ンダクター社の PLL チップには、反転バッファを含んでいるものもあれば、含んでいないものもあ ります。PLL チップの電源レベルを下げるとバッファのゲインが下がり、理論上はこのタイプのス プリアスのレベルを低減するはずです。

対策

良好な電源デカップリングや洗練されたレイアウトについてのヒントの他に、上記のスプリアス の低減のため試みてもよいことがいくつかあります。ただし、これらがうまく行く保証はありませ ん。

1. 反転バッファのゲイン低減

この方法は、最初は何かばかげたことのようにに聞こえるかもしれませんが、反転バッファ を電源電圧を下げて動作させると反転バッファのゲインが下がります。また、ナショナルセ ミコンダクター社の LMX160x シリーズなどの PLL チップは 1 段のインバータしかありませ ん。それに対しその他の PLL チップはインバータが 3 段あります。

2. 外部インバータの利用

水晶発振器に用いるインバータを分離したり、マイクロプロセッサなどの他の部品からイン バータを構成したりすると、改善できることがあります。

- 抵抗 R の増加 上図で、抵抗 R の値を増やすと多少インバータの過剰ゲインを削ることができます。R を大 きくし過ぎると回路は簡単に発振しなくなります。多くのインバータ回路では R=0 です。
- 異なる値の負荷容量
 通常負荷容量 CL1 と CL2 とは同じ値を選びますが、この場合 CL2>CL1 とするとスプリアス・レベルが改善される場合があります。これは、インバータ出力が矩形波であるためで、
 矩形波のエッジを丸くするようなことならいずれも同様の働きをします。
- レイアウトとフィルタリング 「レイアウトのヒント」の項を参照ください。また、基板上のノイズの載った信号にフィル タをかけるのも検討ください。

外部クロストーク・スプリアス

定義

このスプリアスは副 PLL 出力に現れますが、副 PLL とは無関係です。主 PLL が別の周波数に変更 されると、しばしばこのスプリアスも周波数が変動します。

原因

このタイプのスプリアスは PLL 外部の周波数ソースに起因します。コンピュータ・ディスプレイ の 31.25kHz のリフレッシュ周波数や基板上のどこかの高周波出力などが考えられます。このスプリ アスは、ノイズに対しアンテナの働きをする基板上の寄生容量や長距離配線が原因です。

判定方法

このスプリアスを判定する際、まず最初に副 PLL 側が原因ではないことを確認します。副 PLL や VCO の電源を落としてみて、スプリアスが消えれば副 PLL 側での何らかのクロストークが原因であ る可能性が高いと思われます。スプリアスが残っていれば他の高周波信号が原因です。この場合、 外部クロストーク・スプリアスかどうか判定する最もよい方法は周波数ソースを外し、スプリアス が消えるかどうか確認することです。

対策

このスプリアスを取り除くには、PLL を信号源から外すか分離することです。例によって、これ らのスプリアスはレイアウトに依存しますので、「洗練されたレイアウト」の項を参照ください。 RF シールドの使用も考慮してよいでしょう。

非クロストーク性スプリアス

これらのスプリアスは基板上のクロストークとは違う原因で発生します。いくつか共通した例を次に議論します。

フラクショナルNスプリアス

定義

これらのスプリアスはフラクショナル N PLL でのみ起こり、分数係数 M 倍の周波数で発生します。 1/M と(M-1)/M 番目のフラクショナル・スプリアスは最も影響が大きく現れる傾向があります。 これらは使われている分数の分母に依存します。たとえば、フラクショナル N PLL で N=915.2、比 較周波数 1MHz とすると、キャリアから 200kHz(1/5 番目のフラクショナル・スプリアス)、 400kHz(2/5 番目のフラクショナル・スプリアス)、600kHz(3/5 番目のフラクショナル・スプリア ス)、800kHz(4/5 番目のフラクショナル・スプリアス)、1MHz(主なフラクショナル・スプリア ス)離れた点にスプリアスが現れる可能性があります。

原因

どのフラクショナル N PLL でも、フラクショナル N の平均化を用いています。フラクショナル N 平均化は 2 つの異なる値で N カウンタ値を切り替える必要があります。このため、フラクショナル N 平均化による瞬間的な位相誤差からフラクショナル・スプリアスが発生します。したがって、PLL チップには、この瞬間位相誤差を処理する補正回路が搭載されます。この回路は完全ではないので、通常どんなフラクショナル PLL でもフラクショナル N スプリアスが発生します。

判定方法

これらのスプリアスは、比較周波数の分数係数倍の周波数だけキャリアから離れた周波数で発生し、分数係数に非常に依存していますので、一般に見分けるのは簡単です。

対策

フラクショナルNPLLには各構成要素に固有のスプリアスの原因が数多くあります。フィリップ ス社製のフラクショナルNPLL 7025/8025 では、これらのスプリアスは補償回路が不完全なため発生 します。フラクショナル・スプリアスは電源電圧、出力周波数、その他多くの点に依存する可能性 があります。ある特定の条件下で特定の部品を決めると、それについて対処できる点はループ・ フィルタについてだけです。しかし、これらのスプリアスは、電源電圧などの疑ってもいないよう なことによって発生していることがあります。電源電圧を調整する余地があれば、1 つの自由度にな ります。これらフラクショナル・スプリアスに対処するもう 1 つの方法として、別のフラクショナ ル NPLL 用の部品を使うやり方があります。フラクショナル・スプリアスは、フラクショナル N PLL 用のファミリごとに固有であるためです。

<u>最大公約数スプリアス</u>

定義

このスプリアスは、デュアル PLL 内で 2 つの比較周波数の最大公約数の周波数で発生します。た とえば、片側が比較周波数 25kHz で動作し、もう片側が 30kHz で動作していると、このスプリアス は 5kHz 点に現れます。最大公約数スプリアスは特定の出力周波数よりレベルが大きい場合もありま す。

原因

このスプリアスが発生するのは、2 つの比較周波数の最大公約数が、主副 PLL 両方のチャージポンプが同時刻に動作する点に対応しているからです。2 つの比較周波数の周期を考えるとこのような

結果が得られます。2 つのチャージポンプが同時に動作すると、特に Vpp 端子でノイズが発生し、 スプリアスを生む原因となります。

判定方法

このタイプのスプリアスの特徴は、出力周波数に関係なく、スプリアスとキャリアが同じ周波数 だけ離れていることです。しかし、出力周波数を同じに保ちながら比較周波数を変えると、このス プリアスは周波数が変動します。最小公倍数スプリアスかどうか調べるため、比較周波数を変える と、2つの比較周波数の最大公約数も変えていることに注意ください。

対策

このスプリアスは、Vcc 端子と Vpp 端子にコンデンサを追加すると、効果的に対処できます。レ イアウトをうまく行い、これらのこれらのピンまわりのデカップリングを確実に行ってください。 また、副 PLL の比較周波数の変更も考慮してください。

<u>ゴースト・リファレンス・スプリアス</u>

定義

ゴースト・リファレンス・スプリアスは、周波数を変更した直後にリファレンス・スプリアスが 大きく増加するのが特徴です。周波数を変えたあと、リファレンス・スプリアスが落ち着くのに極 端に長い時間がかかります。比較周波数を下げると、より傾向が顕著になります。

原因

このスプリアスのうちあるものは、スペクトラム・アナライザのビデオ・アベレージング機能を 使ったときのような、誤りやすい測定方法で説明がつく場合があります。また、ループ・フィルタ のコンデンサにリーク電流があると起こる場合もあります。ある種の分極を発生するコンデンサに 関係しているとする説もあります。これらのスプリアスが、比較周波数が下がるにつれてより顕著 になるのは、比較周波数が低くなるほどリファレンス・スプリアスに対するリーク電流の効果が強 くなるからです。

判定方法

この現象はスペクトラム・アナライザ上で観測できます。スペクトラム・アナライザのアベレー ジング効果の一種でないかどうか注意してください。スペクトラム・アナライザの出力は電力対周 波数ですが、実際はやはり時間的な測定を意味します。これが PLL からのもので測定器からのもの ではないことを確認するには、他のスプリアスを測定して測定器をテストするのも有効です。

対策

リーク電流の少ないコンデンサを用いるとたいへん効果的です。一般的なコンデンサのタイプを リーク電流が小さくなる順に挙げますと、タンタル・コンデンサ、X7R セラミック・コンデンサ、 NPO セラミック・コンデンサ、ポリプロペリン・コンデンサとなります。また、フラクショナル N スプリアスはリーク電流の影響を受けにくいので、フラクショナル N PLL を用いるのも効果がある 可能性があります。

<u>プリスケーラ・ミスカウント・スプリアス</u>

定義

このスプリアスは、一般に比較周波数の半分の周波数で発生します。しかし、比較周波数の1/3 倍、 2/3 倍などの分数倍周波数でも起こる場合があります。奇数倍でのみ発生するといった不可解な特性 を示す場合もあります。

原因

このスプリアスはプリスケーラのミスカウントから起こります。プリスケーラがミスカウントする原因には、高周波入力に対する不整合、PLL チップの入力感度条件の不満足、VCO の高調波等があります。PLL チップの入力感度条件が満たされているように見えても、インピーダンス不整合があると、やはり入力感度が問題になる点には十分注意ください。PLL チップには入力感度の上限もあります。

プリスケーラのミスカウントがスプリアスとどのような関係があるか理解するには、フラクショ ナル N PLL を考えて見るとよいでしょう。プリスケーラが、ある時は計数し、ある時は計数しな かったりすると、フラクショナル・スプリアスと類似したスプリアスを発生します。

判定方法

ミスカウンティングは、何らかの点で PLL の入力感度に関連していますので、PLL の入力電圧レベルを変えてみてください。入力感度は非常に電圧依存性があり、これらのスプリアスが PLL の電源電圧に対して依存性があるということは、プリスケーラのミスカウンティングがスプリアスの原因であることを示しています。温度を変えてみることも可能です。N カウンタ値を変えると、N カウンタのミスカウントに起因するこのタイプのスプリアスに大きな影響があることもあります。

また、理論上は R カウンタにも同様に入力感度の問題が起こる場合がある点にも注意ください。 R カウンタのミスカウントかどうかを確認する 1 つの方法は、カウンタ値 R をわずかに変化させる ことです。スプリアスがこれの影響を受けるようであれば R カウンタが問題である可能性がありま す。信号発生器を基準入力に接続し、スプリアスがなぜか消える場合は、R カウンタのミスカウン トがスプリアスの原因かもしれないことを示しています。

対策

この問題に対策を講ずるには、プリスケーラのミスカウントを引き起こすあらゆる原因に対し対 処する必要があります。まず最初に、電源レベルが PLL チップの仕様内に収まっているか確認しま す。そのあと、PLL の入力インピーダンスを見てみます。ナショナルセミコンダクター社の PLL で は、入力インピーダンスは容量性になる傾向があります。一般に、動作周波数で PLL の入力イン ピーダンスの虚部と一致するインダクタンスを挿入すると、インピーダンス不整合の問題は解決し ます。VCO の高調波に対する感度と不整合についても注意ください。それらもミスカウントの原因 になり得るからです。PLL が VCO の高調波をミスカウントする確率を減らすため、VCO の高調波 を-20dBm 以下に抑えるようにしてください。

リファレンス・スプリアスとその高調波

定義

これらのスプリアスは、基準(比較)周波数またはその高調波だけキャリアから離れた周波数で 発生します。

原因

これらは主にチャージ・ポンプの出力電流不均衡とリーク電流によって起こります。比較周波数 が低いと、チャージ・ポンプのリーク電流が、これらの支配的な要因になる場合が多くなります。 リークのある VCO とコンデンサともこれらスプリアスの原因になる点に注意ください。これらの不 均衡とリーク電流により VCO 制御電圧に AC 成分が載り、VCO 出力で FM 変調として観測されます。 FM 変調はスプリアス・サイドバンドを発生させます。このタイプのスプリアスは本書の他の章で詳 細に論じます。

判定方法

これらのスプリアスは非常に一般的で、キャリアから離れた比較周波数で現れます。チャージ・ ポンプの電流不均衡は制御電圧に対し変動することがありるのに注意ください。

対策

これらのスプリアスは、ループ・フィルタをうまく設計することで大変よく対処できます。

<u>VCO 高調波スプリアス</u>

定義

このスプリアスは出力周波数の逓倍周波数で発生します。あらゆる VCO が多少の高調波を発生し ます。PLL が高周波入力に対し整合がまったく取れていない場合、このスプリアスは問題を引き起 こします。高次高調波が基本波よりマッチングが取れていて入力感度特性がよい場合もあります。 この場合、ノイズ特性が不可解なものになることがあります。一般に、可能なら 2 次高調波を 20dB 低く抑えるのはよいことですが、(VCO 高調波スプリアスは) PLL のインピーダンス整合および入 力感度に非常に依存します。

原因

VCO が発生する高調波は VCO に固有で、このスプリアスの原因となる傾向があります。

判定方法

これらのスプリアスは VCO 発振周波数とその倍数周波数に現れます。VCO の発振周波数を変えて VCO 出力の倍数周波数になおスプリアスが現れるかどうか調べます。

対策

VCO の高調波が問題源の場合、その影響を小さくするためにできることがいくつかあります。 VCO の高調波を LC または RC の低周波フィルタに通してもよいでしょう。VCO の高調波でプリス ケーラのミスカウントが起きないように、抵抗やインダクタを fin 端子に直列に挿入することもでき ます。確実に、インピーダンス整合が良好にとれて、fin 端子のスプリアス・レベルができるだけ低 くなるようにしてください。また、ナショナルセミコンダクター社の PLL はすべて入力インピーダ ンスが 50Ωではない点にご注意ください。VCO の高調波でしばしば大きな問題が引き起こされるようなものとしてお取り扱いください。

結論

本章では、すべてではありませんが、スプリアスの原因について見てきました。リファレンス・ スプリアスのレベルを推定するのはたいへん難しい問題ですが、その判定法と本当に重要な点をい ろいろと調べました。スプリアスには、判定法によっては、多くの手間がかかる傾向があり、スプ リアスの除去の過程でしか、本当の原因が見つからないことがあります。

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

3. PLL システムにおけるノイズ・ソース

はじめに

この章では、位相雑音のソースおよびノイズフロアについて述べます。最初に、PLL のスペクト ラムに影響を与えるノイズを理論的に算出します。次に、この算出法が最適であるかどうかは別に して、これらの概念を応用して、位相ノイズをかなり正確に推定し、ほとんどの場合、数 dB 以内の 精度に収まる、簡単で単純な方法を紹介します。

基本的な PLL 構成



図1 基本的なPLL構成

連続時間近似

伝達関数を算出するために、1つの近似を導入する必要があります。それが連続時間近似です。位相比較器からの個々の電流パルスを連続信号として近似します。この連続信号は、個々のパルスの平均値と同じ平均値を持っています。この近似は比較周波数がシステムのループ帯域幅に近づくにつれ、粗くなります。PLLのチャージ・ポンプは、K ϕ mAの大きさの電流パルスを出力するので、時間平均したチャージ・ポンプの出力は、K $\phi/2\pi$ mA/radian になります。本書を通したすべての式においてチャージ・ポンプ出力 K $\phi/2\pi$ は VCOの出力 KVCO・2 π とかけあわされるため、この係数2 π は省略され、またチャージ・ポンプ出力は K ϕ として表され、VCO 出力は KVCO として表されます。

伝達関数の算出

次のような伝達関数を定義することにより簡単になります。

$$G(s) = \frac{K\phi \bullet Kvco \bullet Z(s)}{K\phi \bullet Kvco \bullet Z(s)}$$

S

(1)

以下は、それぞれのノイズ・ソースとその伝達関数を表しています。

ソース	伝達関数
基準周波数	$1 \bullet G(s)$
	R $1+G(s) \bullet H$
Rデバイダ	G(s)
	$1 + G(s) \bullet H$
Nデバイダ	G(s)
	$1 + G(s) \bullet H$
位相比較器	1 $G(\mathbf{s})$
	$\overline{K\phi} \bullet \overline{1+G(s) \bullet H}$
ループ・フィルタの抵抗ノイズとルー	付録 A および参考文献[1]を参照
プ・フィルタ中のアクティブ・デバイス	
VCO	1
	$1 + G(s) \bullet H$

表1 各種ノイズ・ソースと伝達関数

伝達関数の解析

ノイズ・ソースが表 1 で表されているソースであれば、そのノイズは対応する伝達関数との積に なっています。基準周波数はそれに対応する伝達関数と掛け合わされた 1/R という係数を持ってお り、位相比較器は係数 1/K ¢を持っています。位相比較器ノイズ、N デバイダ・ノイズ、R デバイ ダ・ノイズ、基準周波数ノイズは、すべてそれぞれの伝達関数に共通の要素を持っていることがわ かります。この関数を以下に示します。

$\frac{G(s)}{1+G(s)\bullet H}$

$$180 - \angle G(j \bullet \omega c) \bullet H = \phi$$

(5)

(6)

(7)

(3)

G(s)	N	For $\omega \ll \omega c$	
$\overline{1 + G(s) \bullet H} \approx$		For when	

 $\begin{bmatrix} G(s) & For \omega \gg \omega c \\ G(s) & For \omega \gg \omega c \end{bmatrix}$

しかし、VCOノイズは異なる伝達関数との積になっています。

$$\overline{1 + G(s) \bullet H}$$

この伝達関数(7)は、次のように近似できます。


図2 すべての帯域内ノイズソースにかかる伝達関数(VCOを除く)



図3 VCOノイズにかかる伝達関数

D 最適ループ・フィルタの設計

この検討から帯域内ノイズ・ソースは、ループ帯域内、すなわち $\omega << \omega c$ で支配的であり、また VCO ノイズはループ帯域外、すなわち $\omega >> \omega c$ のとき支配的であることに注意すべきです。これを 図 4 に示します。VCO ノイズを取り除くためのループ帯域幅を十分に広くした場合、搬送波に近い オフセットで測定される位相ノイズは、基本的にはループ帯域幅とは関係ありません。しかし、 RMS 位相誤差はループ帯域幅に大きく依存しています。RMS 位相誤差が理論上最小になるような設 計にするためには、 $\omega = \omega c$ における VCO ノイズと $\omega = \omega c$ におけるその他のソースからのノイズ の合計とが等しくなるように設計する必要があります。通常、 ωc は数 kHz くらいになります。 VCO のノイズが PLL に対し大きければ、この値は小さくなり、逆に PLL ノイズが VCO に比べ大き ければ、この値は大きくなります。

ループ内(ω<<ωc)ノイズは、帯域内ノイズソースにより支配的ですが、VCOからこの帯域内 に若干ノイズが入ることも注意しなければなりません。これは、ループ帯域が狭帯域の場合に最も 注意すべき点です。また、理論的な最適ループ帯域幅より小さくなります。



図4 *PLL* の典型的な位相ノイズ・スペクトラム

位相ノイズと位相ノイズ・フロア

前項の式より、ループ帯域内においては、VCO ノイズは小さく、帯域内ノイズは N 倍です。これ は、ノイズ電圧なので、ノイズ電力は N² に比例します。したがって、位相ノイズが 20・Log (N) で変化するというのは、一般的な誤解です。この理論には間違いはありませんが、位相比較器の影 響を無視しています。

位相ノイズ・フロア

位相ノイズ・フロアは以下のように定義されます。 位相ノイズ・フロア = 位相ノイズ(分解能帯域幅を考慮した) – 20・Log(N) (9)

位相比較器のサンプリング動作によるノイズ

デジタル・トライステート位相周波数比較器を仮定すると、比較周波数が高くなればなるほどノ イズが発生することが考えられます。また、位相比較ノイズは、比較周波数に比例した支配的なノ イズになる傾向にあります。しかし、比較周波数はNに反比例しています。したがって結果として、 位相比較器によるノイズは、10・Log(N)で増加します。

Nの関数としての近傍位相ノイズの推測

伝達関数による 20・Log(N)のノイズの改善と、位相比較器による 10・Log(N)のノイズ悪化とを考慮 すると、位相ノイズは、

 $10 \cdot \text{Log}(N)$

(10)

別の言い方をすると、N が 10 増えれば、位相ノイズが 10dB 悪化することを意味します。このこ とは、AN-1152 に位相ノイズフロアの変化として記載されています。このため、比較周波数を考慮 しなければ、位相ノイズ・フロアがまったく意味のないものになってしまいます。

一般的な近傍位相ノイズの推定

ナショナル セミコンダクター社の PLL は、それぞれ異なった位相ノイズ性能を有しています。い くつかの製品に関して、データを以下に示します。この情報は変更されることがあり、保証される ものではありません。分周器、水晶基準発振器、VCO が帯域内位相ノイズに影響を与えることは事 実ですが、一般的には位相比較器のノイズの方が支配的です。この位相比較器ノイズは比較周波数 に依存しますので、この表は比較周波数 1Hz 当たりの位相比較器ノイズの理論値として正規化して あります。また、弊社評価ボード上で測定されたデータを基にしています。

PLL	1 Hz 当たりの正規化位相ディテクタ・ノイズ・フロア		
	(dBc/Hz)		
LMX233x	-211		
LMX233xL			
LMX23x6 single	-210		
LMX15x1,23x5	-206		
LMX2350/52	-201@Vcc=3 V, -205 @ Vcc = 5 V		
LMX 1600 family	-199		

表2 1Hz 当たりの正規化位相ノイズ・フロア

位相ノイズを推定するには、

例) PLL IC=LMX2315、VCO 周波数=900MHz、比較周波数=200kHz(N=4500) -206+10·Log(200000)+20·Log(4500) = -80 dBc/Hz (12)

表2は、PLL 同士の性能のおおまかな対比を表しています。また、dBの差異は、単に表の上での 数値の差になると推定されます。フラクショナル N PLL LMX2350/52 で注意しなければならないの は、位相ノイズフロアがまぎらわしい場合がある点です。フラクショナル N PLL は比較周波数を高 く設定することが可能なので、位相ノイズ・フロアが悪化するにもかかわらず、実際の位相ノイズ はもっと良くなる傾向にあります。これは、N の値が比較周波数が高くなるにつれて小さくなるた めです。そのため、PLL チップ同士のノイズ・フロアを直接比較することには注意しなければいけ ません。

計算例

以下の例では PLL LMX2350 と Varil 社の VCO 1960U を使った場合の位相ノイズを推定しています。 これは評価ボードの説明書から引用したデータです。位相ノイズを得るには、10・Log(分解能帯域 幅)をスペクトラム・アナライザのプロットから差し引く必要がある点に注意ください。



上記位相ノイズ計算値の補正

表の位相ノイズ数値はほとんどの場合、位相ノイズとして正確な推測値になります。デバイスに よっていくらかばらつきがあり、またレイアウトにも依存しますが、あまり大きな違いはありませ ん。表の数値は、チャージ・ポンプが帯域内位相ノイズの支配的要因であることを前提にしており、 これは通常成り立ちます(常にとは限りません)。他にも、位相ノイズに影響を与えうる要素がい くつかあります。

1. 帯域内 VCO 位相ノイズの影響

位相ノイズ計算の目的のため、ループ帯域内における VCO ノイズの影響は、無視できるものとみなします。図3を参照すると、VCO は実際、ループ帯域内へノイズを与えていることがわかります。

この伝達関数はループ帯域内で増加していきますが、VCO ノイズは減少していきます。これら2つの関数を一緒に掛け合わすと、結果は比較的に平らになります。ノイズの大きい VCO の場合、あるいはループ帯域幅が狭い場合は、VCO はループ帯域内に更にノイズを与える傾向があります。たとえば前の計算例で、帯域内位相ノイズの約1dB分は、VCOノイズです。

2. チャージ・ポンプ・ゲインが低い場合の位相ノイズの調整

PLL ノイズの表は、PLL が最大のチャージ・ポンプ・ゲインを使用しているのを前提にしていま す。伝達関数を見ると、チャージ・ポンプ・ノイズは、チャージ・ポンプ・ゲインで割られていま すが、通常の場合、チャージ・ポンプ・ゲインが増したときには、チャージ・ポンプ・ノイズも同 様に増加します。時にはチャージ・ポンプが異なるゲインで使用されている場合でも位相ノイズは 変わらなかったり、あるいは高いチャージ・ポンプ・ゲインを使用すると、位相ノイズが良くなっ たりします。このため、表に記載されているすべての数値は、チャージ・ポンプがゲイン最大の状 態の場合のものです。もし、これよりもゲインが低い場合は、位相ノイズは劣化することが考えら れます。位相ノイズに対するチャージ・ポンプの影響は、使用されている PLL によりに異なります。 例えば、ナショナル セミコンダクター社の PLL の場合、おおまかに言って、1mA 以下のチャージ・ ポンプ・ゲインであれば、チャージ・ポンプ・ゲインは位相ノイズにほとんど影響を与えませんが、 1mA 以上の場合は位相ノイズに影響を与えます。4mA から 1mA ヘゲインを下げた場合、LMX233x シリーズで平均 4dB くらい位相ノイズが劣化することが測定されています。2mA から 1mA の場合は、 2dB 程度の劣化が測定されています。このように最も高いチャージ・ポンプ・ゲインを使用したと きに最良の位相ノイズを得る特性は、その他のメーカーの PLL と同様にナショナル セミコンダク ター社の PLL の特性です。

<u>3. デュアル PLL の調整</u>

デュアル PLL の場合、最適な位相ノイズ性能は、片方の PLL が使用されておらず、電源を落とした上、VCO も接続されていないときに得られます。この状態の場合、表の値から約 2dB の改善が期待されます。表は、片方の PLL の電源を落としても、VCO が接続されている状態を想定しています。 片方の PLL に電源が入り動作している場合、位相ノイズは表の推定値から約 1~2dB 劣化します。2 つの PLL の出力周波数が近ければ近いほど、位相ノイズの劣化はひどくなります。

4. ノイズのある水晶基準発振器の検討

チャージ・ポンプ・ノイズが支配的であると考えられています。しかし、水晶基準発振器のノイズが大きい場合は当てはまらないこともあります。基準周波数ノイズは、R で分周され N 倍されています。基準周波数ノイズが支配的であるかを確かめる方法の1つは、基準周波数を2倍し、R の値を2倍にすることです。もし、位相ノイズが変化するならば、基準周波数が支配的なことが推測されます。

5. 抵抗ノイズ

あらゆる抵抗は熱雑音を発生します。通常、ループ帯域内の抵抗ノイズの影響はまったく無視で きます。しかし、搬送波から離れた周波数では、抵抗ノイズの影響が大きくなることがあります。 ループ帯域の近くでも、抵抗 R3 が大きい場合(>20 kΩ)、影響が大きくなります。ループ・フィ ルタの抵抗を小さくすると、抵抗ノイズの位相ノイズへの影響は小さくなります。たとえば、同じ 設計パラメータの下では、ループ・フィルタのチャージ・ポンプ電流が大きくなるよう設計すると、 抵抗ノイズは小さくなります。抵抗の計算値が小さくなるからです。

6. 入力感度不足の問題

位相ノイズが予測以上に悪化する原因はいくつもあります。可能性の1つに、VCOや水晶発振器のパワー・レベルがカウンタを駆動するのに不十分な場合があります。高周波 VCO では、インピーダンス・マッチングの問題も入力感度の問題になります。表の位相ノイズの値は、VCO や水晶発振器のパワー・レベルがカウンタを駆動するのに十分で、VCO とプリスケーラ入力端子とのインピーダンス・マッチングの問題がない場合を想定しています。

7. スペクトラム・アナライザの補正係数

スペクトラム・アナライザを使った一般的な位相ノイズ測定法は次のようになります。 *位相ノイズ = 搬送波電力 - ノイズ電力 - 10.Log(分解能帯域幅)*

しかし、この方法はあまり正確ではありません。スペクトラム・アナライザには、装置内のログ・ アンプを考慮して位相ノイズに加算される補正係数があります。この補正係数は約 2dB です。多く のスペクトラム・アナライザには"Mark Noise" と呼ばれる機能があり、スペクトラム・アナライザ の補正係数を計算に入れます。この章に記載された各デバイス固有の位相ノイズ値は、スペクトラ ム・アナライザの補正係数を考慮していませんので、2dB 程度はよくなると見込まれます。

結論

本章では位相ノイズについて調べ、ある程度正確に推測する例を述べてきました。ループ帯域内 では、一般に PLL 位相比較器が支配的なノイズ・ソースで、ループ帯域外では、VCO ノイズがしば しば支配的なノイズ・ソースになります。位相ノイズの測定では、測定誤差が±0.5 dB はあると見 込むのが適当です。位相ノイズは、ボードによっても、チップによっても変わってきますが、一般 的にこの偏差は数 dB 程度です。

参考文献

[1]	Lascari, Lance	Accurate Phase Noise Prediction in PLL Frequency Synthesizers
		Applied Microwave & Wireless Vol.12 No. 5. May 2000

[2] Lascari, Lance Mathcad PLL Phase Noise Simulation Tool http://home.rodchester.rr.com/lascari/lancepll.zip

付録 A: 1Hz 当たりの正規化ノイズ・フロア値

本章に目を通された方は、特に表 2 に示した 1Hz 当たりの正規化ノイズ・フロアの値が何か気に なることでしょう。また、これら位相ノイズの理論値がどの程度実測値に対応するのかを考えられ ると思われます。これらの数値は測定値から推定したもので、その測定値は公表された一連の情報 から得ています。したがって実際に元の資料にもどって、この表を作成するのに用いたデータを確 認できます。公表されたデータには 3 つの出典があります。評価基板説明書、特性報告書、データ ブックです。評価基板は測定データのよい情報源になり、次のような用語が用いられています。

PLL		使われている PLL のことです。
Family		PLL のシリーズです。たとえば LMX2330、LMX2331、LMX2332 は、プリスケー
		ラが違う点をのぞけば基本的に同じ PLL です。同じファミリ内のものは非常に似
		ているため、位相ノイズの特性は非常に近似しています。
Fout		MHz単位の出力周波数です。
Fcomp		kHz単位の比較周波数です。
N		Nデバイダの分周比です。
CP %		多くの PLL では、数種類のチャージ・ポンプの電流設定がありにユーザがプログ
		ラム可能です。PLL によっては位相ノイズが変わります。一般に可能な限り最大
		のチャージ・ポンプ・ゲインで PLL を動かすのが最も有効です。表 2 の数値は最
		大チャージ・ポンプ電流を仮定しています。チャージ・ポンプ電流が最大でない
		場合は、この列に最大チャージ・ポンプ電流に対する割合が示してあります。
CP Adi		チャージ・ポンプ補正値。この列には、PLL が最大電流の設定で動作していない
- J		場合、位相ノイズ性能の劣化の予測値が示されます。
Dual A	di	デュアル PLL の場合、一方の VCO が動いていてもう一方の電源が入っていない
2		ものとします。もう一方の VCO を実際に切り離すと、約2dB 位相ノイズがよくな
		ろ傾向があります。この列には、このようた場合の補正値が入ります。
Noise F	loor	次の3つの方法で計算した 1Hz 当たりの正規化位相ノイズ
F F	Rase	- 表 2 からの数値です
<u></u>	di	$x_2 = x_3 = 000$ 気に ()。 Base 値に CP Adi キたけ Dual Adi からの補正値を加えた値です
	tuj otual	= Dase 他にCF Auj よとな Dual Auj からの 備正他を加えた他です。 実際の位相 ノイズ測定から計質されます
Dhasa	Voise	天际の世祖ノイス側にから可弄されより。
r nase r	voise	次の2つの力伝で計算した世祖ノイスを小しています。 本音でデレたムギな体。て計算されます
F		平早しかしに公共を使つし可昇されます。
A	ctual	- 夫际の世祖ノイス側と順じり。

位相ノイズの表を次ページに示します。位相ノイズの実際値と推定値が一致していることに注目 ください。これらの位相ノイズの値は測定に使ったスペクトラム・アナライザの補正係数を考慮し ていません。それは、これらの数値を引用してきた実際の出典で、スペクトラム・アナライザの補 正係数を考慮せずに位相ノイズを掲載してあるためです。

製品	名称	Fout	Fcomp	Ν	СР	СР	Dual	ノイズ	・フロア	(dBc/Hz)	位相ノ	イズ	
		(MHz)	(KHz)		%	Adj	Adj	Base	Adj	実測値	予測値	実測値	
					評	面基极	<u>F</u>						
LMX1600	1600eval	1780	200	8900	100	0	0	-199	-199	-197.4981	-67.0019	-65.5	2
LMX1601/02	1601eval	889	200	4445	10	2	0	-199	-197	-197.0677	-71.03226	-71.1	1,2
LMX2306	demo2306	235	50	4700	100	0	0	-210	-210	-210.1317	-89.56834	-89.7	
LMX2316	demo2316	889	200	4445	100	0	0	-210	-210	-207.2677	-84.03226	-81.3	
LMX2326	demo2326	1930	200	9650	100	0	0	-210	-210	-209.7008	-77.29915	-77	
LMX2301	lmx2301g	137.5	100	1375	100	0	0	-206	-206	-182.2661	-93.23395	-69.5	3
LMX1501	lmx1501g	900	200	4500	100	0	0	-206	-206	-196.0746	-79.92545	<-70	
LMX1511	lmx1511g	900	200	4500	100	0	0	-206	-206	-206.0746	-79.92545	-80	
LMX2315	lmx2315g	900	200	4500	100	0	0	-206	-206	-206.0746	-79.92545	-80	
LMX2325	lmx2325g	2425	1000	2425	100	0	0	-206	-206	-206.8942	-78.30577	-79.2	
LMX2330	2330aevl	2425	1000	2425	100	0	0	-211	-211	-207.6942	-83.30577	-80	2
LMX2330I	2330levl	2425	1000	2425	100	0	0	-211	-211	-207.2942	-83.30577	-79.6	2
LMX2331	2331evl	1775	200	8875	100	0	0	-211	-211	-211.7737	-79.02633	-79.8	2
LMX2331L	2331levl	1775	200	8875	100	0	0	-211	-211	-211.7737	-79.02633	-79.8	2
LMX2332	2332aevl	900	200	4500	100	0	0	-211	-211	-207.0746	-84.92545	-81	2
LMX2332L	2332leval	900	200	4500	100	0	0	-211	-211	-207.0746	-84.92545	-81	2
LMX2336	2336eval	1830	200	9150	25	4	0	-211	-207	-207.0387	-74.76128	-74.8	2
LMX2336	2336evla	1780	200	8900	100	0	0	-211	-211	-210.6981	-79.0019	-78.7	2
LMX2350	2350eval	1960	160	12250	100	0	0	-201	-201	-200.2039	-67.19608	-66.4	2
LMX2352	2352eval	902	160	5638	100	0	0	-201	-201	-200.2629	-73.93707	-73.2	2
		· · · · · · · · · · · · · · · · · · ·		4	寺性角	解析デ	ータ						
LMX2331A	LowPwr	1653	300	5510	100	0	-2	-211	-213	-213.0942	-83.40576	-83.5	2
LMX2331L	LowPwr	1653	300	5510	100	0	-2	-211	-213	-212.8942	-83.40576	-83.3	2
LMX2332A	LowPwr	1017	25	40680	100	0	-2	-211	-213	-211.767	-76.83298	-75.6	2
LMX2332L	LowPwr	1017	25	40680	100	0	-2	-211	-213	-211.467	-76.83298	-75.3	2
LMX1600	LowCost	903	25	36120	100	0	-2	-199	-201	-199.3344	-65.86565	-64.2	2
LMX1600	LowCost	903	200	4515	100	0	-2	-199	-201	-200.8035	-74.89654	-74.7	2
LMX1601	LowCost	903	25	36120	100	0	-2	-199	-201	-199.1344	-65.86565	-64	2
LMX1601	LowCost	903	200	4515	100	0	-2	-199	-201	-200.6035	-74.89654	-74.5	2
LMX1602	LowCost	903	25	36120	100	0	-2	-199	-201	-199.5344	-65.86565	-64.4	2
LMX1602	LowCost	903	200	4515	100	0	-2	-199	-201	-200.4035	-74.89654	-74.3	2
LMX2306	LowPwr	235	50	4700	100	0	0	-210	-210	-207.2317	-89.56834	-86.8	
LMX2306	LowPwr	245	50	4900	100	0	0	-210	-210	-202.7936	-89.20638	-82	
LMX2306	LowPwr	250	50	5000	100	0	0	-210	-210	-208.4691	-89.0309	-87.5	
LMX2316	LowPwr	889	200	4445	100	0	0	-210	-210	-207.2677	-84.03226	-81.3	
LMX2316	LowPwr	902	200	4510	100	0	0	-210	-210	-206.7938	-83.90617	-80.7	
LMX2316	LowPwr	915	200	4575	100	0	0	-210	-210	-207.9181	-83.78188	-81.7	
	データブック												
LMX1511	DataSheet	886	25	35440	100	0	0	-206	-206	-210.4693	-71.03073	-75.5	
LMX2320	DataSheet	1669	300	5563	100	0	0	-206	-206	-210.7779	-76.32209	-81.1	
LMX2315	AN-1001	900	200	4500	100	0	0	-206	-206	-205.6746	-79.92545	-79.6	
LMX2332A	AN-1052	900	31.25	28800	100	0	-2	-211	-213	-213.9363	-78.86365	-79.8	2
	コメント												
1. LMX233x リーズに関して、4X チャージ・ポンプ電流は 1X 電流よりも 4dB 優れている。													
2. 最高ノイズ特性は、IF VCOを切り離すことにより得られる。次に IF 電源を切り、次には IF を動作させる。													
3. これらの測定	をボードは、ラ	ディスクリー	- h VCO	および狭	来帯域	ルー	プフィル	タであ	るため	、近傍位相ノ	イズは悪くな	いている	, o

様々なナショナル PLL 製品の位相ノイズ測定値

付録 B: 抵抗の位相ノイズおよびアクティブ・デバイスの位相ノイズ

ノイズ電圧

抵抗とオペアンプなどのアクティブ・デバイスはノイズ電圧を発生します。オペアンプの場合、 ノイズ電圧は仕様値が規定されるはずです。抵抗の場合、ノイズ電圧は抵抗が発生する熱雑音です。 抵抗の発生する熱雑音は、

抵抗とオペアンプとどちらの場合も、単位は $\frac{V}{\sqrt{Hz}}$ です。位相ノイズは 1Hz 帯域幅当たりに正規化 されるので、分母は無視できて単位はボルトと考えて差し支えありません。

ノイズ電圧の伝達関数

ノイズ電圧がわかれば、開ループ伝達関数 T(s)が表せます。T(s)は、開ループ系の場合に、ノイズ 電圧と、ノイズ電圧によって VCO の制御端子に発生する電圧を関係づけます。閉ループ系を考える と、T(s)を単に VCO の開ループ伝達関数で割るだけです[1]。伝達関数 T(s)を導出する際、接地点は すべて接続され、その間は短絡しているのを考慮すると、計算が簡単になります。抵抗ノイズの伝 達関数を考える場合、抵抗ノイズが抵抗のいずれかの端子に影響を及ぼしていると考えることがで きます。実際の伝達関数は、本章の終わりの設計例で式を示しますので、ここでは計算しません。

ノイズ電圧の dBc/Hz 表記の位相ノイズへの変換

参考文献[1]にこの説明があります。リーク性リファレンス・スプリアスが信号の変調指数と関係 するのが示されているのと同様に、位相ノイズを求めるため、ここでも変調指数の考え方を当ては めています。Vnoise は、開ループ系の場合 VCO 入力端子に生じるノイズ電圧、f は周波数、G は開 ループ伝達関数を表します。ノイズ電圧はピーク・トゥ・ピーク値ではなく RMS 値で表示されてい るので、√2 の係数をかける必要がある点に注意ください。

位相ノイズ = 20 • log
$$\left(\frac{\beta}{2}\right)$$

 $\beta = \frac{\sqrt{2} • Vnoise • Kvco}{f} • \frac{\left|T(2 • \pi • i • f)\right|}{\left|1 + \frac{G(2 • \pi • i • f)\right|}{N}\right|}$

抵抗ノイズは、ループ・フィルタ内の抵抗が大きくなりすぎると問題になります。抵抗ノイズは、 ループ帯域幅に近い周波数で最も影響が大きくなる傾向があります。ループ帯域外でも多少の影響 があります。電流ゲインを高くしたり、フラクショナル N PLL を用いると、抵抗ノイズの影響を小 さくできます。オペアンプのノイズは、特にオペアンプがあまり低ノイズでない場合、かなり大き い位相ノイズを生じさせます

位相ノイズ解析

ここでパラメータを入力

$\texttt{K} \varphi := 5 \cdot \texttt{mA}$	Fcomp	:= 1000·kHz	Fout := 900 ·MHz	Kvco	$:= 20 \frac{MHz}{volt}$
Cl := 4.259nF		C2 := 75.15nF	C3 := 852 pF		C4 := 106·pF
R2 := 0.582 $k\Omega$		R3	$B := 1.814 \mathrm{k}\Omega$		R4 := 1.814k Ω

パラメータの計算

$$N := \frac{Fout}{Fcomp} \qquad N = 900$$

 $a := R2 \cdot R3 \cdot R4 \cdot C1 \cdot C2 \cdot C3 \cdot C4$ d := C1 + C2 + C3 + C4 $b := C1 \cdot C2 \cdot R2 \cdot R3 \cdot (C3 + C4) + R4 \cdot C4 \cdot (C2 \cdot C3 \cdot R3 + C1 \cdot C3 \cdot R3 + C1 \cdot C2 \cdot R2)$ $c := R2 \cdot C2 \cdot (C1 + C3 + C4) + R3 \cdot (C1 + C2) \cdot (C3 + C4) + R4 \cdot C4 \cdot (C1 + C2 + C3)$

$$Z(s) := \frac{1 + R2 \cdot C2 \cdot s}{s \cdot (a \cdot s^{3} + b \cdot s^{2} + c \cdot s + d)}$$

$$U - \neg \cdot \neg \tau u s \cdot \tau u s \cdot \tau u s - \tau u s \cdot \tau u s - \tau u s \cdot \tau u s - \tau$$

帯域幅と位相余裕度

x := 1.0·kHz	ループ帯域幅の初期推定値				
Fc := root(G (x·2· π ·i) - N ,x)	Fc = 9.989•kHz	ループ帯域幅			
f:= Fc					

 $\arg(G(Fc \cdot 2 \cdot \pi \cdot i)) \cdot \frac{180}{\pi} + 180 = 53.098$ \dot{C} $\dot{C$

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor



 $\texttt{R2_Noise (f) := 20 \cdot log} \left(\frac{\sqrt{2 \cdot \texttt{VnR2} \cdot \texttt{TR2} (2 \cdot \pi \cdot i \cdot f) \cdot \texttt{Kvco}}}{2 \cdot f} \right)$

R3の抵抗ノイズ

VnR3 := R_Noise (R3) VnR3 = 5.48210⁻⁹ •volt $Z1(s) := \frac{1 + s \cdot C2 \cdot R2}{s \cdot (C1 + C2) + s^2 \cdot C1 \cdot C2 \cdot R2} + R3$ $Z2(s) := \frac{1 + s \cdot C4 \cdot R4}{s \cdot C3 + s \cdot C4 + s^2 \cdot C3 \cdot C4 \cdot R4}$ TR3 (s) := $\frac{1}{\left|1 + \frac{G(s)}{N}\right|} \cdot \left|\frac{Z1(s)}{Z1(s) + Z2(s)} \cdot \frac{1}{1 + s \cdot C4 \cdot R4}\right|$ $\texttt{R3_Noise (f) := if} \left(\texttt{R3 > 1} \cdot \Omega , 20 \cdot \log \left(\left| \frac{\sqrt{2} \cdot \texttt{VnR3} \ \cdot \texttt{TR3} \ (2 \cdot \pi \cdot i \cdot f) \cdot \texttt{Kvco}}{2 \cdot f} \right| \right), -500 \right)$

R4の抵抗ノイズ

$$VnR4 := R_Noise (R3) \qquad VnR4 = 5.482 \cdot 10^{-9} \text{ ovolt}$$

$$Z2 (s) := \frac{1 + s \cdot C2 \cdot R2}{s \cdot (C1 + C2) + s^2 \cdot C1 \cdot C2 \cdot R2} \qquad Z (s) := R4 + \frac{R3 + Z2 (s)}{1 + s \cdot C3 \cdot R3 + s \cdot C3 \cdot Z2 (s)}$$

$$TR4 (s) := \frac{1}{\left|1 + \frac{G(s)}{N}\right|} \cdot \left|\frac{1}{1 + s \cdot C4 \cdot Z(s)}\right|$$

$$R4_Noise (f) := if \left(R4 > 1 \cdot \Omega, 20 \cdot log \left(\left|\frac{\sqrt{2} \cdot VnR4 \cdot TR4 (2 \cdot \pi \cdot i \cdot f) \cdot Kvco}{2 \cdot f}\right|\right), -500\right)$$

リファレンス・スプリアス

LeakageSpur_00 := 7.1 dBc LeakageCurrent := 10⁻⁹.amp PulseSpur_00 := - 311 dBc チップ固有の定数

全体を通して用いる経験的に知られた定数 PLL のリーク電流を入力

計算

SpurGain :=
$$20 \cdot \log(|G(Fcomp)|)$$

LeakageSpur := LeakageSpur_00 + $20 \cdot \log\left(\frac{\text{LeakageCurrent}}{K\phi}\right)$ + SpurGain
PulseSpur := PulseSpur_00 + SpurGain + $40 \cdot \log\left(\frac{Fcomp}{1 \cdot \text{Hz}}\right)$
TotalSpur(f) := if $|f - Fcomp| < 100 \cdot \text{Hz}$, $10 \cdot \log\left(\frac{PulseSpur}{10} + \frac{\text{LeakageSp}}{10}\right)$, -500
LeakageSpur = -112.955 PulseSpur = -57.076 TotalSpur(Fcomp) = -57.076



PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

4. RMS 位相誤差および信号対ノイズ比

はじめに

この章では、RMS 位相誤差やその計算方法、またデジタル通信における関連性や最適化方法など を述べます。また、PLL の信号対ノイズ比を論じます。

RMS 位相誤差

RMS 位相誤差を視覚的に見る方法として 3 通りあります。タイム・ドメイン、周波数ドメイン、 コンスタレーション・ドメインです。これらそれぞれ違う視点の RMS 位相誤差は、すべて関係して おり、以下で説明します。

タイム・ドメインにおける RMS 位相誤差



図1 タイム・ドメインにおける信号上のRMS 位相誤差

上図は矩形波を示しています。矩形波の立ち上がりエッジは、立ち上がるべき時間ちょうどに立ち上がることはなく、立ち上がり、立ち下りともランダムな位相誤差を持っています。この位相誤差の平均値はゼロですが、変動値はゼロではなく、RMS 位相誤差と呼ばれます。正規分布を考えると、正規分布曲線の 68%の領域は、平均値から標準偏差内に収まります。これは、ランダムに位相の開始点のサンプルをとると、68%は RMS 位相誤差の範囲に入ることを意味します。信号の立ち上がりエッジは、立ち上がるべき時間に常に立ち上がらないのではなく、ジッタのようなものであることに注意しなくてはなりません。このようなことから、RMS 位相誤差や位相ノイズはしばしば位相ジッタと呼ばれます。PLL の出力はしばしばサイン波(矩形波ではなく)ですが、ここで一般性を失うことはほとんどありません。サイン波は、カウンタを通ると矩形波に変えられるためです。

例えば、RMS 位相誤差 5°の 10MHz 信号を考えると、この信号の周期は 0.1 μ s なので、5°の RMS 位相誤差は、標準偏差 1.339ns で正規分布したランダムな位相変動を意味します。

周波数ドメインからの RMS 位相誤差の計算

スペクトラム密度と RMS 位相誤差の関係式

RMS ノイズは位相ノイズを積分し、平方根を取り、ラジアンから度(の)へ変換することにより計算されます。積分端 a は搬送波に近接した値で、積分端 b は相当離れた点、一般にループ帯域外になる場合が多くなります。b が無限大としても RMS 位相誤差に対し適当な近似になります。

RMS 位相誤差 =
$$\frac{180}{\pi} \cdot \sqrt{\int_{a}^{b} L(f) \cdot df}$$

(1)

なぜこの方程式なのか?

なぜ RMS 位相誤差がこのように計算されるのでしょうか。図2を参照して下さい。位相ノイズは スペクトラム・アナライザにより dBc/Hz で測定され、出力電力対周波数を示しています。位相ノイ ズは特定の周波数出力で測定されるため、搬送波周波数と不要なノイズ周波数との電力比として考 えられ、デシベルで表されます。これはまた、位相ノイズ密度として考えられ、一般的に使われる 特定の周波数オフセットの位相ノイズというより正確な名称です。本書や他の様々な資料で、位相 ノイズという用語を使用していますが、実際に意味するのは、位相ノイズ密度です。つまり、位相 は周波数の積分なので、位相ノイズ密度は特定の周波数に集中したノイズと同じものです。トータ ルの位相誤差を得るためには、位相ノイズ密度をすべての周波数スペクトラムにわたって積分を取 る必要があります。

スペクトラム・アナライザは電圧対周波数ではなく、電力対周波数を表示するので、RMS(Root Mean Square) 誤差を得るために積分値の平方根をとらなければなりません。得られた数値はラジアンで無単位なので、これを度(°)へ変換する必要があります。これが方程式(1)の理論になります。

RMS 位相誤差の概算

RMS ノイズを正確に計算するためには、スペクトラム密度が既知であることが必要です。これに は PLL および VCO の知識が必要になります。位相ノイズの推測方法は本書の第3章で説明してあり ますが、VCO ノイズについては、未知数です。しかし、非常に関係があります。VCO ノイズを推定 する 1 つの方法は、PLL のループ帯域幅から 20dB/Decade で減衰すると仮定することです。この近 似を以下に示します。



図2 PLL の位相ノイズ・スペクトラム

RMS 位相誤差の近似計算

RMS 位相誤差を計算するために、式(1)が使用されます。位相ノイズ密度"k"は、dBc/Hz で表 されていますので、これをデシベルからスカラへ変換する必要があります。

$$RMSnoise = 2 \bullet \frac{180}{\pi} \sqrt{\int_{0}^{f_{c}} 10^{k/10} \bullet \left(1 + \left[10^{p/10} - 1\right] \bullet \frac{f}{f_{c}}\right) \bullet df} + \int_{f_{c}}^{\infty} 10^{(k+p)/10 - 20 \bullet \frac{\log(f - f_{c} + 1)}{10}} \bullet df$$
$$= \frac{360}{\pi} \bullet 10^{k/20} \sqrt{\frac{f_{c}}{2} \bullet \left(1 + 10^{p/10}\right) + 10^{p/10}}$$

計算を簡単にするため、ループ帯域幅で位相ノイズがピークになると仮定することに注意ください。しかし、実際は図 2 に示すようにループ帯域幅の少し前でピーキングが起こっています。この影響により、これらの概算値は実際より少し低めに計算されます。通常 45 度の位相マージンにおけるピーキングは、3dB くらいですが、少し高い値を使う方が妥当です。位相ノイズの概算値が少し低めに見積もられるので、これを補償できるからです。ピーキング値としては 4dB くらいが適切です。

この計算例は VCO に関していくつかの仮定をしているので、近似計算を導入するのが適当です。 平方根中の第 2 項は、第 1 項と比べて、適当などのようなループ帯域幅に対しても非常に小さいこ とがわかります。第 2 項を無視し、4dB のピーキングを仮定すれば、より簡単に使える式が得られ ます。

 $RMS \neq \forall \vec{x} = 150 \bullet 10^{k/20} \sqrt{fc}$

ピーキング 0dB とすれば、上式の結果に 75%を掛け、ピーキング 3dB で 92%、ピーキング 10dB で 177%を掛けます。

ループ帯域幅 10kHz、位相ノイズ-80dBc/Hz で、ピーキング 4dB と仮定した場合、

RMS位相誤差=150 • 10^{-80/20} • √10000 = 1.5 度

RMS 位相誤差が最適となるループ帯域幅の選択

上記の式は、狭帯域のループ帯域幅に対しては、RMS 位相誤差は小さくなることを意味しますが、 実際はループ帯域幅のある範囲内でのみ有効です。上記の式で使用されている近似は、ループ帯域 幅があまりに狭くなると、有効でなくなります。PLLノイズと VCOノイズが等しくなる点を超えて、 ループ帯域幅を小さくしていくと、実際位相誤差は増加し始めます。その結果、最適な RMS 位相誤 差として、PLL 位相ノイズがそのポイントで VCO のフリーラン・ノイズと等しくなるようなループ 帯域幅を選択しなければいけません。これは、主なノイズ・ソースが、ループ帯域幅内では、VCO 以外の PLL からのものであり、またループ帯域外では、VCO からのものであるためです。

コンスタレーション図における RMS 位相誤差の解釈

もし、RMS 誤差をタイムドメインで視覚的に見た場合、RMS 位相誤差が、なぜ次のようなアプリ ケーションと関係あるのかわかります。クロック・リカバリの必要なアプリケーションや、信号の 立ち上がりエッジが予期されている通りに立ち上がる必要があるアプリケーションなどです。しか し、コンスタレーション図の場合はより明確に見えます。

コンスタレーション図は、相対的な位相、つまりI(同相)およびQ(直交位相:-90度の位相シ フト)信号を表します。コンスタレーション図上のそれぞれの点は、異なるシンボルに対応し、マ ルチビットを表せます。以下は QPSK のコンスタレーション図です。



図3 コンスタレーション図にみる RMS 位相誤差の影響

受信器においてノイズ発生源が PLL のみであるような理想的なシステムを考えます。この例では、 (1,1)のビットに対応したシンボルは、黒丸により表される理想信号です。しかし、PLL では RMS 位相誤差はゼロではないので、受信信号は実際には白丸になります。もし、この実験を繰り返 せば、受信信号と理想信号との間の位相誤差は、RMS 位相誤差と等しい標準偏差の範囲内に分布す るのがわかります。RMS 位相誤差がとても大きい場合、実際には、信号は(-1,1)や(1,-1)の ようになってしまうこともありえます。また、RMS 位相誤差のコンスタレーション図の分析で、よ り高次の変調方式では、より RMS 位相誤差の影響が大きくなるのも明らかです。実際の通信システ ムでは、ノイズのあるチャネルやその他ノイズのある部品があることを考えれば、それらの他の影 響と合わせたとき、PLL の RMS 位相誤差の関連性が明確になるはずです。

RMS 位相誤差の他の解釈

アイ・ダイアグラム

RMS 位相誤差を見る一般的な方法の 1 つにアイ・ダイアグラムがあります。アイ・ダイアグラム への RMS 位相誤差の影響は、「目」が閉じていくことです。これは、識別時間が小さくなり、ビット誤りが起きやすくなることを意味します。

エラー・ベクトル振幅 (EVM)

EVMは、理想的な信号と実際に受信した信号との差のベクトルの大きさをいいます(図3参照)。 EVMは、一般的には、原点と理想信号との間のベクトルに対する誤差ベクトルのパーセンテージと して表されます。図3で、円の半径をRとし、余弦法則を当てはめると、誤差ベクトルEの大きさ は以下のようになります。

$E = 2 \bullet R^2 - 2 \bullet R^2 \bullet cos(\phi)$

 ϕ が小さいと仮定し、テイラー展開 cos (ϕ) =1 - $\phi^2/2$ を使用すると、次のような RMS 位相誤差 と EVM との関係式が得られます。

$$EVM = 100\% \bullet \left(\frac{\pi}{180}\right) \bullet \left(RMS \ Phase \ Error \ in \ Degrees \right)$$

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

信号対ノイズ比

PLLの信号対ノイズ比は搬送波電力のノイズ電力に対する比です。位相ノイズは dBc/Hz で表されます。信号は相対電力レベル 0dBc/Hz で 1Hz の帯域幅内に集中していると考えられます。したがって、信号のトータル電力は 0dBc です。

ノイズ電力はキャリア以外の電力スペクトラム密度を積分して得られます。積分端 a は、キャリ アを無視する限り 0 と仮定できます。積分端 b は問題となる帯域幅、おそらくチャネル間隔となり ます。b を無限大としても一般的には適切な近似になり、一般論を議論するには十分です。

$$SNR = \frac{1}{2 \bullet \int_{0}^{b} L(f) \bullet df}$$

同様に PLL の信号対ノイズ比には別の定義があります。PLL の SNR がシステムにどのように影響 するか正しく計算するには、実際は詳細な計算が必要です。しかし、簡単な類推で PLL の SNR がシ ステムに与える影響を概算できます。

ミキサの入力信号を考えると、

S1 = Si + Ni

ここで、S1 はトータル入力信号、Si は所定の入力信号、Ni は不要入力ノイズです。そこで PLL 信号を次のようにおきます。

S2 = Spll + Npll

したがって出力信号は2つの信号 S1、S2の積で、

Sout = $Spll \bullet Si + Spll \bullet Ni + Si \bullet Npll + Npll \bullet Ni$

ここで第1項は所定の信号電力で最後の項は無視できます。したがって出力信号対ノイズ比は、

$SNR = \frac{Spll \bullet Si}{Spll \bullet Ni + Si \bullet Npll} = \frac{SNR1 \bullet SNR2}{SNR1 + SNR2}$

上の式において、SNR1 と SNR2 とは、それぞれ S1、S2 の信号対ノイズ比を表します。2 つの並 列抵抗の合成と同様に、低い方の信号対ノイズ比が支配的です。信号対ノイズ比を得る非常におお まかな概算は数多くありますが、上記の計算式は PLL の信号対ノイズ比がシステム全体の信号対ノ イズ比をどれくらい劣化させるかを示しています。

結論

RMS 位相誤差の意味、計算法、関連性などを述べてきました。位相ノイズが低くなることは RMS 位相誤差が低くなることを意味します。前章で述べた位相ノイズとは違い、RMS 位相誤差はシステムのループ帯域幅に非常に依存しています。信号対ノイズ比(SNR)は PLL のループ帯域幅にも高い依存性があります。

5. PLL 周波数シンセサイザの過渡応答

はじめに

本章では、N デバイダが変わるときの PLL の周波数応答を考察します。唯一の近似は位相比較器 の連続時間近似ですが、この場合を4次近似でモデル化するのに加え、また、2次近似で使われる固 有周波数と減衰率とを導きます。さらに、固有周波数と減衰率をループ帯域幅および位相余裕度に 関係づけます。本章は PLL 周波数シンセサイザの過渡応答に厳密な数学的基礎を与えるのを目的と しています。そのようにすることで、すべての経験則の代りに使う普遍的なモデルを用意します。 経験則はある特定の応用やある特定の条件下でしか有効でないからです。

PLL の基本構成



図1 基本 PLL 構成



図2 パッシブ3次ループ・フィルタを想定したトポロジ

連続時間近似

伝達関数を導くためには、1つの近似を導入する必要があります。それが連続時間近似で、位相比較器からの離散的な電流パルスを離散パルスと同じ平均値を持つ連続信号として近似します。比較周波数がシステムのループ帯域幅に近づくにしたがって、この近似は粗くなります。したがって、PLLのチャージ・ポンプは振幅 K ϕ mA の電流パルスを出力しますので、時間平均したチャージ・ポンプ出力は K $\phi/2\pi$ mA/radian になります。チャージ・ポンプ出力 K $\phi/2\pi$ は本章全体のすべての式で VCO 出力 KVCO・2 π と掛け合わされますので、これらの項の 2 π は無視されます。図 1のチャージ・ポンプ出力は K ϕ 、VCO 出力は Kvco で示されます。

伝達関数の導出

次のように定数を定義します。

$$k0 = R2 \bullet C2$$

 $k1 = R2 \bullet R3 \bullet C1 \bullet C2 \bullet C3$
 $k2 = C2 \bullet C3 \bullet R2 + C1 \bullet C2 \bullet R2 + C1 \bullet C3 \bullet R3 + C2 \bullet C3 \bullet R3$
 $k3 = C1 + C2 + C3$
(1)

したがって、ループ・フィルタの伝達関数は以下のように与えられます。 $Z(s) = \frac{1+s \bullet k0}{s \bullet [s^2 \bullet k1 + s \bullet k2 + k3]}$ (2)

これから、以下のような閉ループ伝達関数が得られます。

$$CL(s) = \frac{K\phi \bullet Kvco \bullet N \bullet (1 + s \bullet k0)}{s^4 \bullet N \bullet k1 + s^3 \bullet k2 \bullet N + s^2 \bullet k3 \bullet N + s \bullet K\phi \bullet Kvco \bullet k0 + K\phi \bullet Kvco}$$
(3)

過渡応答の2次近似

ここまでは、まったく近似を行ってきませんでした。この節では、過渡応答について直感的に理解するため、CL(s)を2次式CL1(s)で近似します。

高次の項の値は低次の項のそれに比べて小さいものと想定しています。初期値定理の式(4)は、低 次の項を無視する結果、ロックアップ時間などの長時間の特性よりもオーバーシュートなどの初期 応答特性について注視することを示しています。

$$CL1(s) = \frac{\left(\frac{K\phi \bullet Kvco}{n \bullet k3}\right) \bullet (1 + s \bullet k0 \bullet N)}{s^2 + s \bullet \left(\frac{K\phi \bullet Kvco \bullet k0}{k3 \bullet N}\right)}$$
(5)

ここで、次のように定義します。

$$\zeta = \frac{R2 \bullet C2}{2} \bullet \sqrt{\frac{K\phi \bullet Kvco}{N \bullet (C1 + C2 + C3)}}$$
(6)

$$\omega_n = \sqrt{\frac{K\phi \bullet Kvco}{N \bullet (C1 + C2 + C3)}} \tag{7}$$

この関数の極は次のようになるのがわかります。

 $-\zeta \bullet \omega n \pm j \omega n \bullet \sqrt{1-\zeta^2}$

初期状態で、周波数 fl に同期した PLL を考え、PLL が周波数 f2 に切り替わるよう N カウンタが 変わるとします。ただし、上記の式を通して使われている N の値は f2 に対応する N 値です。この変 化は比較周波数を fl/N から f2/N へ変えるのと等価です。式(5)の分子の第1項は主要な応答を示し、 第2項はゼロ点による副次効果を表します。伝達関数のゼロ点はオーバーシュートと立ち上がり時 間に多くの影響を与えますが、ロックアップ時間への影響はわずかです。逆ラプラス変換を使うと 時間周波数応答は、

$$F(t) = f2 + (f1 - f2) \bullet e^{-\zeta \bullet \omega n \bullet t} \bullet \left[\cos(\omega n \bullet \sqrt{1 - \zeta} \bullet t) + \frac{\zeta - R2 \bullet C2 \bullet \omega n}{\sqrt{1 - \zeta^2}} \bullet \sin(\omega n \bullet \sqrt{1 - \zeta^2} \bullet t) \right]$$
(9)

大括弧の中の項には最大値、

$$\frac{1-2 \bullet R2 \bullet C2 \bullet \zeta \bullet \omega n + R2^2 \bullet C2^2 \bullet \omega n^2}{\sqrt{1-\zeta^2}}$$
(10)

があります。

その結果、ロックアップ時間は次式で与えられます。

$$LockTime(s) = \frac{-\ln\left(\frac{tol}{f2-f1} \bullet \frac{\sqrt{1-\zeta^2}}{1-2 \bullet R2 \bullet C2 \bullet \zeta \bullet \omega n + R2^2 \bullet C2^2 \bullet \omega n^2}\right)}{\zeta \bullet \omega n}$$
(11)

多くの場合、この式は次のように近似されます。

$$LockTime(s) = \frac{-\ln\left(\frac{tol}{f2-f1} \bullet \sqrt{1-\zeta^2}\right)}{\zeta \bullet \omega n}$$
(12)



図3 PLL 過渡応答の従来モデル

59

(8)

図 3 は従来の 2 次の周波数応答を示します。2 次フィルタとして R3=C3=0 の場合を考えると、 AN-1001 にしたがって設計したループ・フィルタには次のような関係が成り立ちます。これらの公 式の証明は付録で行います。

 $\omega c = 2 \bullet \zeta \bullet \omega n$

$$\sec\phi - \tan\phi = \frac{1}{4 \bullet \zeta^2}$$

位相余裕度、 φ p	減衰率、ζ	固有周波数、wn
30.00 degrees	0.6580	0.7599 ● ωp
35.00 degrees	0.6930	0.7215 ● ωp
36.87 degrees	0.7071	0.7071 ● ωp
40.00 degrees	0.7322	0.6829 ● ωp
45.00 degrees	0.7769	0.6436 ● ωp
50.00 degrees	0.8288	0.6033 ● ωp
55.00 degrees	0.8904	0.5615 ● ωp
60.00 degrees	0.9659	0.5177 ● ωp
61.93 degrees	1.0000	0.5000 ● ωp
65.00 degrees	1.0619	0.4709 ● ωp
70.00 degrees	1.1907	0.4199 ● ωp

表1 位相余裕度、減衰率、固有周波数の間の関係

したがって、ループ帯域幅ωc と位相余裕度 φ とを与えると、減衰率と固有周波数とが決まり、その逆も成り立ちます。ここでωpは、開ループ伝達関数の大きさが1に等しくなる点として定義されます。

$K\phi \bullet$	$\frac{Kvco \bullet Z(s)}{N \bullet s}$)	= 1	(14)
	14 - 3	$s = j \bullet \omega c$		

4 次過渡応答解析

この解析は伝達関数のすべての極とゼロ点を考慮し、最も精度のよい結果が得られます。ここで は 4 次多項式の解を見つける必要があります。式は煩雑ですが、解を求めるための具体的な式が存 在します。また、Mathcad などのソフトウェアも使えて、このような問題を扱うには理想的です。本 節の目的は、過渡解析をグラフ化できる式を導き、ロックアップ時間、立ち上がり時間、オーバー シュート、リンギング、減衰率などの特性をグラフから読み取ることです。まず初めに、式(3)の伝 達関数に(f2-f1)/(Ns)を掛けます。しかし、これらの式は実際は位相応答を表し、求めるのは周波数 ですので、微分するために(周波数は位相の導関数です)伝達関数全体に s を掛けます。得られた 式を次のように書き換えると、

$$\overline{F(s)} = s \bullet H(s) \bullet \frac{f2 - f1}{N \bullet s} = \frac{n1 \bullet (1 + s \bullet k0)}{s^4 + d3 \bullet s^3 + d2 \bullet s^2 + d1 \bullet s + d0}$$
(15)

(13)

$$\sum \sum \mathcal{C}$$

$$n1 = \frac{K\phi \bullet Kvco \bullet (f2 - f1)}{N \bullet C1 \bullet C2 \bullet C3 \bullet R2 \bullet R3}$$

$$k2 = C2 \bullet C3 \bullet R2 + C1 \bullet C3 \bullet R3 + C2 \bullet C3 \bullet R3$$

$$(16)$$

$$d3 = \frac{k2}{k1} = \frac{C2 \bullet C3 \bullet R2 + C1 \bullet C2 \bullet R2 + C1 \bullet C3 \bullet R3 + C2 \bullet C3 \bullet R3}{R2 \bullet R3 \bullet C1 \bullet C2 \bullet C3}$$
(17)

$$d2 = \frac{k3}{k1} = \frac{C1 + C2 + C3}{R2 \bullet R3 \bullet C1 \bullet C2 \bullet C3}$$
(18)

$$d1 = \frac{K\phi \bullet Kvco}{N \bullet C1 \bullet C3 \bullet R3}$$
(19)

$$d0 = \frac{K\phi \bullet Kvco}{N \bullet R2 \bullet R3 \bullet C1 \bullet C2 \bullet C3}$$
(20)

分母のゼロ点は伝達関数の極になることに注意ください。この式は 4 次の多項式なので、数値計 算で求める方がずっと容易ですが、この関数のゼロ点は解析的に求まります。この式の極の少なく とも 2 つは複素数で、2 次の近似式の 2 つの極に近い値です。伝達関数は次のように書き換えられま す。

$$H(s) \bullet \frac{f2 - f1}{N \bullet s} = \sum_{i=0}^{3} A_i \bullet \left[\frac{1}{s \bullet (s - p_i)} + \frac{R2 \bullet C2}{s - p_i} \right]$$
(21)

$$A_i = n\mathbf{1} \bullet \prod_{k \neq i} \frac{1}{p_i - p_k}$$
(22)

最後に、この式から過渡応答がわかります。係数 Ai のいくつかは複素数ですが、合計すると最終的 な解は実数になります。ここで極を計算する必要があるため、極はすべて負の実部を持つと仮定し ます。これが成り立たない場合、不安定な回路設計になります。回路が安定であるとするこの仮定 を用いると、過渡応答は簡単になります。また、シミュレータが過渡解析できない場合、次のオイ ラーの公式を当てはめ、解を実変数で表せます。

$$e^{\alpha + j \bullet \beta} = e^{\alpha} \bullet (\cos\beta + j \bullet \sin\beta)$$
(23)

安定な系を想定すると、伝達関数は、

$$F(t) = f2 + \sum_{i=0}^{3} A_i \bullet e^{p_i \bullet t} \bullet \left(\frac{1}{p_i} + R2 \bullet C2\right)$$
(24)

ロックアップ時間の公式に関する追加コメント

エクスポネンシャル・エンベロープの使用

式(24)で PLL のすべてのリンギングを含めて完全に過渡応答解析できます。しかし、ロックアッ プ時間を決めるためには、方程式からリンギングを取り除いて、エクスポネンシャル・エンベロー プについてのみ調べた方がよいでしょう。これから、ロックアップ時間の推定がさらに実際に合致 するようになります。エクスポネンシャル・エンベロープは式の中の指数の実数部をとると得られ ます。

エクスポネンシャル・エンベロープ =
$$f2 + \sum_{i=0}^{3} A_i \bullet e^{\operatorname{Re}(p_i \bullet t)} \bullet \left(\frac{1}{p_i} + R2 \bullet C2\right)$$
 (25)

フィルタが最適化された場合のロックアップ時間の経験則

式(24)を使ってシミュレーションすると、最終的には次のことがわかります。フィルタを最適化 して正しく設計すると、ロックアップ時間はループ帯域幅に反比例すること、および、周波数ジャ ンプが同じ割合で変わるとすると、周波数の誤差許容範囲が変わってもロックアップ時間は変わら ないことです。シミュレーションによると、ロックアップ時間の最適値は位相余裕度が 48 度付近で 得られます。式(24)はたいへん完成度の高いものですが、コンピュータの助けなしに用いるのは困難 です。上述のように経験的に観測された結果を見ると、シミュレーション・データからロックアッ プ時間についての経験則が得られます。

$$LT \approx \frac{400}{Fc} \bullet (1 - \log_{10}(\Delta F))$$

$$\Delta F = \frac{B波数誤差許容範囲}{B波数ジャンプ}$$
(26)

LT はマイクロ秒単位のロックアップ時間、Fc は kHz 単位のループ帯域幅、ΔF は上で示したよう な周波数の比です。

シミュレーション結果

以下に示すのは、本章に出てきた式を使って計算したシミュレーションの結果です。これらの結 果と合わせて実際の測定データも示します。これらのグラフはたいへんよく一致しています。ルー プ・フィルタのコンデンサ C2 は CG0 のタイプです。C2 をもっと質の悪い誘電材料に替えると、 ロックアップ時間は 489 µ s~578 µ s と長くなります。この例では、チャージ・ポンプの飽和効果を 抑えるため、チャージ・ポンプ動作が供給電圧の範囲内に収まるように設計してあります。測定結 果が理論上の計算と異なるとき、ほんとんどの場合はチャージ・ポンプの飽和効果が原因です。計 算上、VCOの入力容量が C3 に加わります。



図4a 907.9MHz に遷移するときの理論上のピーク時間94 µs



図4b 908.0MHz に遷移するときの実ピーク時間90 µ s



図5a 1kHz 以内に収束するときの理論上のロックアップ時間 446 µs



図 5b 1kHz 以内に収束するときの実際のロックアップ時間 489 µs

結論

数値計算の精度

本章ではNデバイダのN値を変える場合のPLLロックアップ時間と過渡応答の推定に関する式を 厳密に導き、2次および4次モデルを示しました。2次モデルはロックアップ時間のおおまかな推定 をするのに便利で使いやすいモデルです。4次モデル解析では位相比較器の連続時間近似以外には数 学的近似値は使われていません。一般に、4次モデルは、ロックアップ時間の理論値と測定値との差 異が10~20%かそれ以下なのはあまり珍しいことではありません。ロックアップ時間の理論値と測 定値がかなり一致するなら、PLLが最高の性能を出していることを示しています。しかし、大きな 違いがあるなら、以下に上げるような1つまたはそれ以上の要因が考えられます。

誤差の原因

VCO とチャージ・ポンプの非線形性

この理論計算が実際と異なる最大の実際の要因は、VCO とチャージ・ポンプの非線形特性です。 周波数を切り替えるとき、一般に周波数差の1/3 程度のオーバーシュートがあります。このオーバー シュートは位相余裕度と減衰率に依存します。VCO が設計上の使用範囲からあまりにオーバー シュートしたり、調整電圧がチャージ・ポンプの電源電圧範囲に近過ぎたり(約 0.5V)すると、過 渡応答の最初の突出部(ローブ)とロックアップ時間が長くなります。オーバーシュートのために 周波数が VCO の調整範囲外に出る場合、モデルによる推定の精度が悪化することに注意ください。 このような場合に対処するには、オーバーシュートを減らすために位相余裕度を高くするよう設計 します。

VCO 入力容量をを考慮に入れていない

VCO入力容量はコンデンサ C3 に並列に入ります。VCO入力容量を考慮しないと結果が変わることがあります。VCO入力容量はループ帯域幅を狭め、したがってロックアップ時間を長くする傾向があります。

低品質なコンデンサ誘電材料

10nF以上の程度の大容量を使う場合、X7R 等の低価格コンデンサは、ロックアップ時間を非常に 長くします。ポリプロペリン等のより高品質なコンデンサに替えてると、この問題を解決できます。 実ロックアップ時間が理論ロックアップ時間より非常に長くなる場合、コンデンサ類、特にコンデ ンサ C2 を、ポリプロペリンなどの高品質なコンデンサに取り替えてください。前述の例では、損失 が大きい誘電体材料を使うとロックアップ時間が 489 µ s から 578 µ s に延びています。

位相比較器の離散サンプリング効果

位相比較器の離散サンプリング効果は、比較周波数がループ帯域幅と比べて 10 倍程度大きいとす ると、一般にロックアップ時間にはわずかな影響しかありません。4 次モデルを、離散サンプリング 効果を考慮した他のモデルと比較しても、ロックアップ時間の差はわずかです。デジタル位相比較 器を用いた PLL の実際の過渡応答では、位相比較器の離散サンプリング効果に対応した小さなのこ ぎり波状の収束が見られるでしょう。

その他のコメント

ロックアップ時間の計算が実際と違ってくる原因として、チャージ・ポンプの電流不均衡、 チャージ・ポンプ・リーク、基板の寄生インピーダンス、さらに誤差を発生する要因となるような 部品のリークがあげられます。4 次ループ・フィルタについての方程式はここでは示しませんが、そ の過渡応答は、3 次ループ・フィルタの過渡応答を求めたのと同様に導出することができます。

付録

固有周波数 (ω n) 、減衰率 (ζ) 、ループ帯域幅 (ω p) 、位相余裕度 (ϕ p) 相互の関係を証明 します。

ここでは2次フィルタを想定しますので、C3を含むすべての式について C3=0とします。 2次フィルタとしては AN-1001 のものを用い、

$$T1 = \frac{\sec \phi p - \tan \phi p}{\omega p} \tag{27}$$

$$T2 = R2 \bullet C2 = \frac{1}{\omega p^2 \bullet T1}$$
(28)

式(5)、(6)、(27)、(28)からT1、T2消去すると次式が得られます。

$$\frac{\omega n}{\zeta} = 2 \bullet \omega p \bullet (\sec \phi p - \tan \phi p)$$
⁽²⁹⁾

また、AN-1001から

$$C2 = C1 \cdot \left(\frac{T2}{T1} - 1\right)$$
(30)

これは次のように書き換えることができ、

$$C1 + C2 = \frac{T2}{T1} \bullet C1 \tag{31}$$

AN-1001 によると

$$C1 = \frac{T1}{T2} \bullet \frac{K\phi \bullet Kvco}{N \bullet \omega p^2} \sqrt{\frac{1 + (\omega p \bullet T2)^2}{1 + (\omega p \bullet T1)^2}}$$
(32)

この式を(31)の右辺の C1 に代入して C1+C2 について得られた式を、式(6)から得られる C1+C2 と 等しいとおくと、次式が得られます。

$$\frac{K\phi \bullet Kvco}{N \bullet \omega p^2} \sqrt{\frac{1 + (\omega p \bullet T2)^2}{1 + (\omega p \bullet T1)^2}} = C1 + C2 = \frac{K\phi \bullet Kvco}{N \bullet \omega n^2}$$
(33)

式(27)、(28)、(29)を用いて、 (C wn、 wp で T1、 T2 を表すと、以下の式が得られます。

$$\left(\frac{\omega p}{\omega n}\right)^4 = \frac{1 + \left(\frac{2 \cdot \zeta \cdot \omega p}{\omega n}\right)}{1 + \left(\frac{\omega n}{2 \cdot \zeta \cdot \omega p}\right)^2}$$
(34)

式(28)、(29)、(30)を用いて、 ζ 、 ω n、 ω p で T1、T2を表すと、以下の式が得られます。 $\omega p = 2 \cdot \zeta \cdot \omega n$ (35)

これを(29)に代入すると、もう1つの関係式が得られます。 sec $\phi p - \tan \phi p = \frac{1}{4 \cdot \zeta^2}$ (36)

2次フィルタについてはまったく近似を行っていない点に注意ください。3次フィルタについては、 これらの関係式は正確には当てはまりませんが、よい近似となります。

過渡解析

$\texttt{K} \varphi \; := \; \texttt{l} \cdot \texttt{m} \texttt{A}$	Fcomp := 200 ·kHz		Kvco := 18	MHz
Cl := 0.470 nF		C2 := 10 ·nF	C3 := 227 ·pF	VOIL
R2	:= 8.2kΩ		R3 := $27 \cdot k\Omega$	

f2:= 905·MHz	最終周波数
f1:= 895·MHz	最初の周波数

計算

 $N := \frac{f2}{Fcomp}$ den2 := C1 + C2 + C3 den4 := R2 \cdot R3 \cdot C1 \cdot C2 \cdot C3 den3 := C2 ·C3 ·R2 + C1 ·C2 ·R2 + C1 ·C3 ·R3 + C2 ·C3 ·R3 num0 := $\frac{K \phi \cdot Kvco \cdot (f2 - f1)}{}$ den1 := $\frac{K \ \phi \ \cdot Kvco \ \cdot C2 \ \cdot R2}{N}$ Ν den0 := $\frac{K \phi \cdot Kvco}{N}$ num1 := num0 ·R2 ·C2 $\frac{\text{den0}}{\text{den4}} \cdot \text{sec}^4$ $v = \begin{bmatrix} 1.684 \cdot 10^{19} \\ 1.381 \cdot 10^{15} \\ 4.529 \cdot 10^{10} \\ 5.136 \cdot 10^{5} \\ 1 \end{bmatrix}$ $\frac{\text{den1}}{\text{den4}} \cdot \text{sec}^3$ $v := \frac{den2}{den4} \cdot sec^2$ $\frac{\texttt{den3}}{\texttt{den4}}\cdot\texttt{sec}$ $p = \begin{bmatrix} -4.11510^{5} \\ -5.83510^{4} \\ -2.18910^{4} - 1.4910^{4} i \\ -2.18910^{4} + 1.4910^{4} i \end{bmatrix} \cdot \text{sec}^{-1}$ $p := polyroots(v) \cdot sec^{-1}$ これらは極です。



$$A_{1} := \frac{\frac{num0}{den4}}{(p_{1} - p_{0}) \cdot (p_{1} - p_{2}) \cdot (p_{1} - p_{3})} \qquad A_{1} = 3.074 \bullet 10^{11} \bullet sec^{-2}$$



4つの極の解析



6. 理論好きの方のための位相周波数比較器に関する考察

はじめに

PLL システムで理解するのが最も難しい構成要素は、おそらく位相周波数比較器です。位相周波数比較器は位相誤差に比例した信号を出力します。位相は周波数の積分なので、位相周波数比較器は同様にある程度周波数誤差の指標となります。多くの古典的文献ではミキサや XOR ゲートのようなデバイスが位相比較器として説明されていますが、ミキサや XOR ゲートは限定された範囲で動作するだけです。このことが最近の位相周波数比較器(PFD)に関して多くの混乱の原因となっています。位相周波数比較器は動作範囲に制限はありません。

図1を注意して見ると、明らかに出力は周波数ではなく位相としてモデル化されています。VCO のゲインはsで割られており、積分に相当します。位相は周波数の積分ですから、このようになる ことを思い出してください。周波数出力を得るには、伝達関数に係数sを掛けるだけで、これは微 分に相当します。位相周波数比較器は、位相と周波数が関連しているので、入力位相だけでなく入 力周波数が等しくなるように働きます。

位相はやや難解ですので、多くの人は PFD が周波数の異なる 2 つの信号についてどう働くかに関 心を向けます。この問題は、所定の周波数誤差について位相比較器の平均デューティ・サイクルを 得るような同期検出回路の構成に関する問題でもあります。本章が理論好きの方を対象としている のは、周波数の点で位相同期ループを考えれば、ほとんどの解析で十分で、位相に関する多くの疑 問は非常に学問的なものであるためです。本章ではチャージ・ポンプが付いた理想的位相周波数比 較器についてのそのような問題について調べます。



図1 位相周波数比較器のある基本 PLL 構成

位相周波数比較器の解析

VCOの出力は、位相周波数比較器(PFD)に入力される前に N 分周されます。この信号の位相を ϕp 、周波数を Fp とします。水晶基準発振器の出力は PFD への入力前に R 分周されます。この信号 の位相を ϕr 、周波数を Fr とします。PFD は ϕr と ϕp の立ち上がりエッジに対してのみ応答します。3 ステート PFD は次の 3 状態をとります。



図2 位相周波数比較器 (PFD) の各状態



図3 *PFD*の動作例

位相誤差がある場合の PFD の解析

φp と**φr** はまったく同じ周波数で、**φr** の立ち上がりエッジは、**φp** の立ち上がりエッジより一定の時間間隔τで位相が進んでいると仮定すると、いくつかの場合が考えられます。

$\tau = 0$

この場合、位相誤差はなく、信号は周波数、時間とも同期しています。したがって、理論的には位 相比較器の出力はゼロです。実際には不感帯除去回路と各要素回路のゲート遅延とのため位相比較 器からは非常にわずかな出力が出てきます。これは通常極性を交互に反転する一連の正負のパルス になります。

$\tau > 0$

チャージ・ポンプは 1/Fr の参照区間毎に時間 τ だけオンになります。ゆえにチャージ・ポンプの平均出力は、

$\tau \bullet Fr \bullet K\phi$

(1)

になります。

しかし、この遅延時間は、位相遅延に 2π をかけると得られます。したがって PFD の時間平均出力 は位相誤差に比例するのがわかります。同じ周波数の2信号の位相差は常に0と2 π の間の値で表さ れる点に注意ください。ゆえに時間差 τ はこの場合常に1/Fpより小さくなります。

位相比較器ゲイン

位相比較器ゲインを計算するため、位相比較器が、位相誤差が+2 π のとき電流 K ϕ を吐出し、位相誤差が-2 π のとき電流 K ϕ を吸込み、この範囲内では線形に応答することに注目します。つまり、適切な位相比較器ゲインは K $\phi/2\pi$ (mA/rad)です。設計方程式では、係数 2 π は多くの場合無視されます。なぜなら、VCO ゲインを MHz/volt から Mrad/volt の単位に変換するため使われるもう 1 つ別の 2 π がかけ合わされるからです。

2つの信号の周波数と位相が異なる場合の PFD の解析

2 つの信号の位相が異なる場合について位相比較器を解析しましたが、2 つの信号の周波数が異な る場合については解析していません。ほとんどの場合この種の解析で十分です。しかし、2 つの信号 の周波数が異なる場合の位相比較器の動作に興味があるユーザがおられるかも知れません。このよ うな興味は、特に同期検出回路の構成に関するものと思われます。この解析のために、以下のよう に用語を定義します。

- Fr 水晶発振器から出力されたのち R 分周される信号の周波数
- **φp** 任意の所定時間での Fr 信号の位相
- α Fr 信号の初期位相
- Fp VCOから出力されたのちN分周される信号の周波数
- **φp** 任意の所定時間の fp 信号の位相

 fr 信号の初期位相

t 経過時間

周波数は位相の変化率ですので、次のように表せます。 $\phi r = \alpha + Fr \bullet t$ $\phi p = \beta + Fp \bullet t$

このように見ると、位相差ははっきりしていますので、ある所定時間 t での位相比較器の出力は、 $K\phi \bullet (\alpha - \beta + (Fr-Fp) \bullet t)$ (4)

71

(2)

(3)

ここで Fr>Fp または Fr<Fp に応じて T を選ぶとします。Fr>Fp と仮定しますが、それと逆でも、 同様に考えることができます。時間 P の間の平均電流出力を考えると、以下のようになります。

$$\left\{ \frac{K\phi}{P} \bullet \left(\alpha - \beta + (Fr - Fp) \bullet \frac{P}{Fr} \right) Fr > Fp \\
\left\{ \frac{K\phi}{P} \bullet \left(\alpha - \beta + (Fp - Fr) \bullet \frac{P}{Fp} \right) Fr < Fp
\right.$$
(5)

P が無限に発散するときの限界値をとると、位相比較器の平均出力は、

$$\begin{cases} K\phi \bullet \left(1 - \frac{Fp}{Fr}\right) & Fr > Fp \\ -K\phi \bullet \left(1 - \frac{Fr}{Fp}\right) & Fr < Fp \end{cases}$$
(6)

(6)の結果は、Fr が Fp の整数倍のときは、コンピュータ・シミュレーションで確認されますが、周 波数誤差がもっと小さい場合については、チャージ・ポンプ出力が Fr 対 Fp の比の関数であり、周 波数誤差が小さい場合に限り、周波数誤差に比例して線形に増加するのが確認されます。実際には、 PLL は位相誤差に追従するため、これらのシミュレーションが現実にそぐわなくなることがありま す。上の式は、所定の周波数誤差での位相比較器のデューティ・サイクルに対し概算値を与えます。 しかし、閉ループ系では、PLL は位相誤差に追従し、そのため推定値が理論的に予測される値と少 し異なる場合があります。ループの周波数応答をより正確に推定するため、周波数応答を積分して 位相応答を計算することができます。

その他 PFD について

ループの安定性と過渡応答に対するサンプリングの効果

本書の多くの章で連続時間近似に言及しています。この近似法は、チャージ・ポンプの離散的な パルス電流出力を連続的な電流出力として近似します。ループ帯域幅が比較周波数と比較して小さ い場合、この近似はうまく当てはまります。それ以外の場合は、理論上の推定値と実際の結果が合 わなくなり不安定になります。ループ帯域幅を比較周波数の 1/10 に選べば問題ありませんが、ルー プ帯域幅が比較周波数の 1/3 程度に近づくと、系が不安定になり PLL の同期が外れるのがシミュ レーション結果からわかります。一般には、これらの効果はあまり考慮する必要はありません。

位相ノイズに対するサンプリングの効果

ループ・パラメータと安定性の点で、サンプリング効果は通常あまり問題になりませんが、位相 ノイズの点では非常に関係あります。位相比較器とチャージ・ポンプは PLL の主要ノイズ源になる 場合が多く、比較周波数が高くなると PFD ノイズが大きくなるのは、離散サンプリング効果のため です。比較周波数が高くなると PFD の補正動作がふえ、さらにノイズを発生します。このノイズは 補正動作の数に比例します。PFD ノイズが 10×log(比較周波数) に比例して増加するのはこのため です。

不感帯除去回路と各回路要素の時間遅延

位相比較器の不感帯はゼロ位相誤差近傍で発生します。ここで起きる問題は、位相誤差が非常に 小さいとき PFD がまったく応答しなくなることです。また、各回路要素には時間遅延があります。
不感帯除去回路は、不感帯で動作するのを防ぐため、ある時間たつと常に位相比較器が動くようにします。

結論

本章では PFD(位相周波数比較器)を説明し、周波数誤差と位相誤差の両方に対する動作を特性 づけました。位相誤差については、出力は位相誤差に比例し、周波数誤差については、出力が周波 数誤差と明らかに相関があることがわかりました。

PFD は、位相差と周波数差の両方を検出できるので、そのように名付けられています。また、ミキサや XOR 位相比較器を使うことにともなうプル・イン・レンジ、ホールド・レンジ、定常位相誤 差等の多くの制約を回避できます。

参考文献

[1]	Best, Roland E.,	Phased Loop Theory, Design, Applications, 3 rd . ed, McGraw-Hill 1995
[3]	Gardner, F.M.	Phased-Locked Loop Techniques, 2nd ed., John Wiley & Sons, 1980
[4]	Gardner, F.M.,	<i>Charge-Pump Phase-Lock Loops</i> , IEEE Trans. Commun. vol. COM-28, pp. 1849 – 1858, Nov 1980

PLL 設計



75

7. PLL ループ・フィルタ設計の基礎

はじめに

本章ではループ・フィルタ設計に関する多くの技術的問題について検討します。ループ・フィル タ設計には、ループ・フィルタ・トポロジの適切な選択、ループ・フィルタの次数、位相余裕度、ル ープ帯域幅、極周波数の比などがかかわってきます。これらを決定すれば、フィルタの極とゼロ点 が決まり、これからループ・フィルタの回路定数が求められます。本章では、これら諸条件を規定 してから、ループ・フィルタを理解するのに必要な基本パラメータが設計できることを説明します。

ループ・フィルタのトポロジと次数の選択



図1 3次パッシブ・ループ・フィルタ

上図に 3 次パッシブ・ループ・フィルタを示します。通常はアクティブ・ループ・フィルタより もパッシブ・ループ・フィルタを推奨します。アクティブ・デバイスを使用すると位相ノイズ、複 雑度、コストが増すからです。しかし、アクティブ・フィルタが必要な場合もあります。最もよく あるのは、PLL のチャージ・ポンプ電圧が VCO の制御に必要な電圧より低い場合です。VCO にチ ャージ・ポンプより高い電圧を入力すると、制御範囲の拡大、位相ノイズの低減が行えます。

フィルタの次数を考えると、最も基本となるのは 2 次フィルタです。リファレンス・スプリアス を抑えるため RC 低周波フィルタを後段に付け加えることができます。これら低周波フィルタを追 加する際の効果は別の章で説明します。図 1 において、R3 および C3 によって低周波フィルタが追 加されています。

位相余裕度、ループ帯域幅、極周波数比

位相余裕度(φ)はシステムの安定性と関係があります。このパラメータは40度から55度の間の値 をとるのが一般的です。シミュレーションによると位相余裕度が約47度のとき最適なロックアップ 時間が得られます。位相余裕度をさらに大きくするとロックアップ時間が長くなりますが、ルー プ・フィルタのピーキング応答を少し抑えることができます。RMS 位相誤差を最小限にするような 設計をするには、位相余裕度を50度として設計を始めるとよいでしょう。

ループ帯域幅(ωc)はループ・フィルタで最も重要なパラメータです。ループ帯域幅をあまり小さ くするとリファレンス・スプリアスと RMS 位相誤差は非常に小さくなりますが、ロックアップ時間 が長くなります。ループ帯域幅を大きくし過ぎると、リファレンス・スプリアスと RMS 位相誤差が 悪化します。ループ帯域幅を決めるには、十分余裕を取ってロックアップ時間の条件を満たすよう にするとよいでしょう。ロックアップ時間に条件がない場合、RMS 位相誤差が最適になるように設計するには、ループ周波数として、PLL ノイズが VCO ノイズに等しくなる周波数にするのが適当です。リファレンス・スプリアスを最小にするように設計するには、ループ帯域幅を狭くするほどスプリアスが下がります。ただし、ある点からループ・フィルタの回路定数が大きくなり過ぎるでしょう。

極周波数比(T31、T41、…)はループ帯域幅ほど設計に対して影響を与えませんが、重要さは変わりません。これらは極T1に対する各々の極の周波数比で、たとえば、

$T1 = T11 \cdot T1$	(T11は当然ですが1になります)
---------------------	-------------------

 $T3 = T31 \cdot T1$

 $T4 = T41 \cdot T1$

後の章で示すように、すべての極周波数比を1にするとリファレンス・スプリアスは理論的には 最小になりますが、VCOに並列に入るループ・フィルタの容量が VCOの入力容量(一般に 10pF~ 100pF)の最低限度の3倍もないときは、極周波数比を1より小さくした方が適当です。極周波数比 のリファレンス・スプリアスに対する影響は、別章で詳細に説明します。

ループ・フィルタ・インピーダンスと開ループ・ゲイン

 $1+s \bullet T2$

 $Ctot \bullet s \bullet (1 + s \bullet T1) \bullet (1 + s \bullet T3) \bullet (1 + s \bullet T4)$

ループ・フィルタ・インピーダンスは、VCOの出力電圧を、PLLのチャージ・ポンプから注入される電流で割ったものとして定義されます。以下に、各次数に対するループ・フィルタ・インピーダンスとそれに対応した極およびゼロ点を示します。

パラメータ	2次フィルタ	3次フィルタ	4次フィルタ
T1	$R2 \bullet C2 \bullet C1$	$R2 \bullet C2 \bullet C1_*$	$R2 \bullet C2 \bullet C1_*$
	Ctot	Ctot	Ctot
T2	R2●C2	R2●C2	R2●C2
T3	0	R3●C3*	R3●C3*
T4	0	0	R4●C4*
Ctot	C1 + C2	C1 + C2 + C3	C1 + C2 + C3 + C4

*これはこの式が近似式であって値そのものではないことを示している 図1 各フィルタ次数に対するインピーダンス・パラメータ

インピーダンス(Z(s))、チャージ・ポンプ・ゲイン(K ϕ)、VCO ゲイン(Kvco)がわかれば、開ルー プ・ゲイン(G(s))は以下のようになります。

$$G(s) = \frac{K\phi \bullet Kvco}{s} \bullet Z(s)$$

時定数の決定

Z(s) = -

極とゼロ点を決めるのこの方法は、参考文献[1]によります。位相余裕度は 180 度に順方向ルー プ・ゲインの位相を加えた値とします。ここで、順方向ループ・ゲインは開ループ・ゲインを N デ バイダの値で割ったものとします。したがって、次式が成り立ちます。

$$\phi = 180 + \arctan(\omega c \bullet T2) - \arctan(\omega c \bullet T1) - \arctan(\omega c \bullet T1 \bullet 31) - \arctan(\omega c \bullet T1 \bullet T41)$$
(3)

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor 78

(1)

(2)

 $\frac{d\phi}{d\omega}\Big|_{\omega=\omega c} = 0 = \frac{\omega c \bullet T2}{1+\omega c^2 \bullet T2^2} - \frac{\omega c \bullet T1}{1+\omega c^2 \bullet T1^2} - \frac{\omega c \bullet T1 \bullet T31}{1+\omega c^2 \bullet T1^2 \bullet T31^2} - \frac{\omega c \bullet T1 \bullet T41}{1+\omega c^2 \bullet T1^2 \bullet T31^2}$ (4)

式(3)、(4)は未知数2個(T1およびT2)の2つの連立方程式を表します。これらの方程式の解き方は 次章で説明します。この連立方程式は数値計算で常に求まり、2次フィルタの場合(T3=T4=0)は簡潔 で完結した解が得られます。

時定数からの回路定数の計算

ループ・フィルタ総容量の計算

この求め方は別の章で詳細に説明していますが、フィルタ次数にかかわらず共通の考え方として、 総容量があります。これは単にループ・フィルタのすべての容量値を合計した値です。スパイク電 流の差分を考えると、次のようなことが直感的にわかります。長時間経つとすべてのコンデンサを 通した電圧は同じになるはずで、4 つすべての容量値が合計されたのと同様の電圧になります。最 終値定理より、sがゼロに近づくときのs·Z(s)の極限値をとると、このような結果が得られます。

Ctotは、ループ帯域幅で順方向ループ・ゲイン(G(s)をNで割ったもの)が1として得られます。

 $Ctot = \frac{K\phi \bullet Kvco}{N \bullet \omega c^{2}} \bullet \sqrt{\frac{\left(1 + \omega c^{2} \bullet T2^{2}\right)}{\left(1 + \omega c^{2} \bullet T1^{2}\right) \bullet \left(1 + \omega c^{2} \bullet T3^{2}\right) \bullet \left(1 + \omega c^{2} \bullet T4^{2}\right)}}$

VCO 入力容量との関係

VCO には一般的に 10~100pF のオーダーの入力容量があり、ループ・フィルタ容量に対し付加さ れます。これは、3 次以上のループ・フィルタの設計でしばしば問題になります。なぜなら、ルー プ・フィルタ特性を悪化させないために、VCO の入力に並列に入るコンデンサは、VCO の入力容 量の少なくとも 3 倍の容量にした方がよいからです。この容量を最大にするためには、チャージ・ ポンプの電流設定が最大になるように設計します。

抵抗の熱雑音との関係

ループ・フィルタの抵抗、特に低周波 RC フィルタの抵抗(R3、R4 など)は熱雑音を発生し、ルー プ帯域外で位相ノイズを悪化させることがあります。10kΩは設計仕様値ですが、この程度の値より 抵抗が大きくなると、考慮すべき要因になってきます。チャージ・ポンプ電流を最大にするように 設計すると、ループ・フィルタ抵抗と熱雑音が最小になります。

79

結論

回路定数を解析的に求める方程式を次の章以降で示しますが、その方程式はすべて、本章で示した基本概念と公式から得られます。2次フィルタは T3=T4=0 となる特別な場合です。3次フィルタは、T3>0かつ T4=0 となる特別な場合です。これらの公式は4次以上のフィルタについても容易に求まりますが、実用的なものというよりは学問的な計算問題になります。教科書の中には、C1=0である点を除くと、本章で説明したのと同様のフィルタ・トポロジを示しているものもあります。教科書のこのトポロジは安定なループ・フィルタ設計ですが、リファレンス・スプリアスの減衰度があまりよくないので、推奨できません。

参考文献

[1] Keese, William O. An Analysis and Performance Evaluation of a Passive Filter Design Technique for Charge Pump Phased Locked Loops

80

8. 2次パッシブ・ループ・フィルタの方程式

はじめに

2次フィルタは最も簡単なループ・フィルタで、回路定数を完結した式で陽関数として求めることができます。簡単である点のほかに、2次ループ・フィルタは、ループ帯域外で熱雑音が小さくなる傾向があります。RCフィルタ段を付加すると、その抵抗から熱雑音がよけいに加わるからです。フィルタにかけられる最初のスプリアスがループ帯域周波数の10倍未満の場合は、3次を越えるフィルタ次数では、あまり意味がないことになります。2次フィルタの場合は、T3 = T4 = T31 = T41 = 0となります。

ループ・フィルタ・インピーダンス、極、ゼロ点



図1 2次パッシブ・ループ・フィルタ

2次ループ・フィルタのインピーダンスは以下のように与えられます。

$$Z(s) = \frac{1+s \bullet C2 \bullet R2}{s \bullet (C1+C2) \bullet \left(1+s \bullet \frac{C1 \bullet C2 \bullet R2}{C1+C2}\right)} = \frac{1+s \bullet T2}{s \bullet Ctot \bullet (1+s \bullet T1)}$$
(1)
上の式から、明らかに、

$$T2 = R2 \bullet C2$$

$$T1 = \frac{R2 \bullet C2 \bullet C1}{Ctot}$$

$$Ctot = C1+C2$$

第7章から、位相余裕度を計算し、ループ帯域幅で位相余裕度の導関数を0とおくと、式2つと未 知数2つの連立方程式が立てられます。

$$\phi = 180 + \arctan(\omega c \bullet T2) - \arctan(\omega c \bullet T1)$$
(3)

$$\left. \frac{d\phi}{d\omega} \right|_{\omega = \omega c} = 0 = \frac{\omega c \bullet T2}{1 + \omega c^2 \bullet T2^2} - \frac{\omega c \bullet T1}{1 + \omega c^2 \bullet T1^2}$$
(4)

式(4)を解くと

$$\omega c \bullet T2 = \frac{1}{\omega c \bullet T1}$$
(5)

(6)を(4)に代入して両辺の正接関数をとり、解を求めると次のようになります。

 $T1 = \frac{\sec(\phi) - \tan(\phi)}{\cos(\phi)}$

(6)

時定数 T2 は式(5)を使うと簡単に得られます。ループ・フィルタの総容量 Ctot は第7章で示した方法で得られ、C1 は次のように求められます。

$$Ctot = \frac{C1 \bullet T2}{T1} = \frac{K\phi \bullet Kvco}{N \bullet \omega c^2} \bullet \sqrt{\frac{\left(1 + \omega c^2 \bullet T2^2\right)}{\left(1 + \omega c^2 \bullet T1^2\right)}}$$

総容量がわかれば、回路定数は簡単に解が求まり、次のようになります。

 $\Rightarrow C1 = Ctot \bullet \frac{T1}{T2}$ $\Rightarrow C2 = Ctot - C1$ $\Rightarrow R2 = \frac{T2}{C2}$

結論

本章では 2 次パッシブ・ループ・フィルタの公式を説明しました。これらの式は前章で説明した 式の特別な場合にすぎません。2 次フィルタは回路定数を簡潔に求める方法ですが、フィルタの次 数を高くするほどリファレンス・スプリアスは低くなります。本章では特定のトポロジのループ・ フィルタを前提にしました。実際には 2 次フィルタには別のトポロジもあり、ときにアクティブ・ フィルタで使われることがあります。トポロジが異なると回路定数が変わってくることがあります が、時定数の公式は同じままです。

参考文献

[1] Keese, William O. An Analysis and Performance Evaluation of a Passive Filter Design Technique for Charge Pump Phased Locked Loops

2次ループ・フィルタ設計

下記の値を入力します。

∮ := 50 deg	位相余裕度。デフォルトは 50 度。
Fc := 10 ·kHz	真のループ帯域幅を kHz 単位で入力。Fp は入力しません。
Fcomp := 200 ·kHz	比較周波数
Kvco := 20 · MHz volt	ここで VCO の制御係数を入力。
К ф := 5 mA	位相比較器ゲインを入力。2πで割らないようにします。
Fout := 2450 MHz	高周波出力周波数。√(Fmax+Fmin)に等しい値を選択。

基本計算

 $N := \frac{Fout}{Fcomp}$

$$\omega_{c} := 2 \cdot \pi \cdot Fc$$

極とゼロ点の計算

T1 := $\frac{\left(\frac{1}{\cos(\phi)}\right) - \tan(\phi)}{\omega c}$	T2 := $\frac{1}{\omega c^2 \cdot T1}$
$T1 = 5.793 10^{-6}$ erec	$T_2 = 4.373 \cdot 10^{-5}$ erec

$$T2 = 4.373 \cdot 10^{-5} \cdot sec$$

極とゼロ点から回路定数を計算

$$Ctot := \frac{K \phi \cdot Kvco}{\omega c^2 \cdot N} \cdot \left[\frac{1 + \omega c^2 \cdot T2^2}{(1 + \omega c^2 \cdot T1^2)} \right]^{\frac{1}{2}}$$

$$Ctot = 5.681 \circ nF$$

$$C1 := \frac{T1}{T2} \cdot Ctot$$

$$C1 = 0.753 \circ nF$$

$$C2 := Ctot - C1$$

$$C2 = 4.929 \circ nF$$

$$R2 := \frac{T2}{C2}$$

$$R2 = 8.872 \circ k\Omega$$

9. 3次パッシブ・ループ・フィルタの方程式

はじめに

フィルタリングすべきスプリアスがループ帯域幅の 10 倍以上の場合、3 次フィルタを使うと恩恵 があります。2 次ループ・フィルタと違って、閉じた状態で回路定数を正確に求める方法はありま せん。ループ・フィルタの設計には時定数の解を求め、時定数からループ・フィルタの回路定数を 決めることも絡んできます。時定数を求めるためには、近似を導入して完結した形の近似的な解を 求めるか、またはより精度よく時定数を求めるため数値計算法を用いることができます。時定数が 求まれば、回路定数の値もまた、近似法で近似値を、あるいは数値計算法を用いて正確に、求める ことができます。

時定数と回路定数を求めるのに、近似値を導入する方法を標準的設計法と呼び、数値計算で正確 に(少なくとも非常に高精度な許容範囲で)求める方法を直接設計法と呼びます。

ループ帯域幅ωc、位相余裕度φを選ぶのに加えて、極周波数比 T31 も選ばなければなりません。 このパラメータは 0 から 1 の間の値をとることができます。手始めにこのパラメータを 0.8 として 設計を始めてみるとよいでしょう。



ループ・フィルタ・インピーダンスと時定数の計算

図1に示すループ・フィルタのインピーダンスは次のように与えられます。

$T(s) = 1 + s \bullet C2 \bullet R2$	
$\frac{2}{s} \cdot (s^{2} \cdot C1 \cdot C2 \cdot C3 \cdot R2 \cdot R3 + s \cdot [C2 \cdot R2 \cdot (C1 + C3) + C3 \cdot R3 \cdot (C1 + C2)] - \frac{1}{s} \cdot (C1 + C2) \cdot C3 \cdot R3 \cdot (C1 + C2)] - \frac{1}{s} \cdot (C1 + C2) \cdot C3 \cdot R3 \cdot (C1 + C2) - \frac{1}{s} \cdot (C1 + C3) \cdot C3 \cdot R3 \cdot (C1 + C2)] - \frac{1}{s} \cdot (C1 + C3) \cdot C3 \cdot R3 \cdot (C1 + C2)] - \frac{1}{s} \cdot (C1 + C3) \cdot C3 \cdot R3 \cdot (C1 + C3) + C3 \cdot R3 \cdot (C1 + C3)] - \frac{1}{s} \cdot (C1 + C3) \cdot C3 \cdot R3 \cdot (C1 + C3) + C3 \cdot R3 \cdot (C1 + C3)] - \frac{1}{s} \cdot (C1 + C3) \cdot C3 \cdot R3 \cdot (C1 + C3) + C3 \cdot R3 \cdot (C1 + C3)] - \frac{1}{s} \cdot (C1 + C3) \cdot (C1 + C3) \cdot (C1 + C3) + C3 \cdot R3 \cdot (C1 + C3)] - \frac{1}{s} \cdot (C1 + C3) \cdot (C1 + C3) \cdot (C1 + C3) \cdot (C1 + C3) + C3 \cdot (C1 + C3) + (C1 + $	+C1+C2+C3
$ 1+s \bullet T2$	(1)
$-\frac{1}{s \bullet Ctot \bullet (1+s \bullet T1) \bullet (1+s \bullet T3)}$	(-)

次のパラメータは下記のように確定します。 T2 = R2 \oplus C2

Ctot = C1 + C2 + C3

(2)

時定数は 2 つの式と 2 つの未知数の連立方程式を立てて正確に求めることができますが、次のような近似式を導入します。

$$T1 = \frac{R2 \bullet C2 \bullet C1}{C1 + C2 + C3}$$

$$T3 = R3 \bullet C3$$
(3)

これらの近似は、

$$\frac{C1}{C3} >> 1 - \frac{T3}{T2}$$
 (4)

の場合に成り立ちます。

安定な系になるには T1+T3<T2 であることが必要なことを後の章で述べますので、時定数の近似は C3<C1/5 と仮定すると現実的です。

標準的設計法でのループ・フィルタの計算

時定数の計算

標準的な時定数計算法で公式を導くにはいろいろな計算が必要ですが、いったん導き出せば、公 式を当てはめるのは簡単です。標準的設計法では時定数を求めるのに近似を導入しますので、正確 にいうと位相余裕度はループ帯域幅では最大になりませんが、非常に近いはずです。

位相余裕度の導関数が0に等しいとおくと、次の関係式が得られます。

$$\left. \frac{d\phi}{d\omega} \right|_{\omega = \omega} = 0 = \frac{\omega c \bullet T2}{1 + \omega c^2 \bullet T2^2} - \frac{\omega c \bullet T1}{1 + \omega c^2 \bullet T1^2} - \frac{\omega c \bullet T1 \bullet T31}{1 + \omega c^2 \bullet T1^2 \bullet T31^2}$$
(5)

 ωc で全体を割り、分母を通分して、T2>>T1+T3 と仮定すると、T2 について次のような近似式を得ることができます。

$$T2 \approx \frac{1}{\omega c^2 \bullet (T1+T3)} \tag{6}$$

位相余裕度は次のように与えられ、

 $\varphi = \pi + \tan^{-1} \left(\omega \mathbf{c} \bullet T2 \right) - \tan^{-1} \left(\omega \mathbf{c} \bullet T1 \right) - \tan^{-1} \left(\omega \mathbf{c} \bullet T3 \right)$

ここから、3つの三角関数法の恒等式が必要となります。

(6)を(7)に代入して両辺の正接関数をとり、上の3つの恒等式を当てはめると(wc・T1とwc・T3が小さいと仮定して)、次のように簡単な形が得られます。

$$T1+T3 \approx \frac{\sec(\phi)-\tan(\phi)}{\omega c}$$
したがって、ループ・フィルタの2つの極は、次のように求まります。
(9)

 $T1 \approx \frac{\sec(\phi) - \tan(\phi)}{\omega c \bullet (1 + T31)}$ $T3 = T1 \bullet T31$

(10)

(7)

時定数からの回路定数の計算

C3 はある程度任意に決められますが、時定数 T1、T3 についての近似が成り立つためには C1/5 より大きくすべきではありません。VCO の入力容量(10 から 100pF)が C3 と R3 に並列に入るとループ 帯域外で熱雑音が発生する原因になるので、制約条件に反しない限り C3 をできるだけ大きく選ぶ 方がよいでしょう。次の式では C3 を C1/5 と等しいものとして選んでいます。C3 が VCO の入力容 量よりかなり大きく、R3 が小さい場合、ループ・フィルタをよりよく近似するため C3 を C1/5 より 小さくするのは理にかなっています。2 次フィルタの章で行ったのと同じような方法で、回路定数 が求められます。

$$Ctot = \frac{K\phi \bullet Kvco}{\omega c^2 \bullet N} \bullet \sqrt{\frac{(1+\omega c^2 \bullet T2^2)}{(1+\omega c^2 \bullet T1^2) \bullet (1+\omega c^2 \bullet T3^2)}} \qquad C1 = \frac{T1}{T2} \bullet Ctot$$

$$C3 = \frac{C1}{5}$$

$$C2 = Ctot - C1 - C3$$

$$R2 = \frac{T2}{C2}$$

$$R3 = \frac{T3}{C3}$$
(11)

ループ・フィルタの直接設計法

近似値を使わずにループ・フィルタの回路定数を計算するため、ここでは時定数 T1、T3 は、こ れまでと違ってフィルタの真の極に対応させています。また、時定数について近似解を得るため前 節の方法を取り、それからループ・フィルタの回路定数を計算して C3>C1/5 の条件を緩和するため 本節の方法をとることも可能です。

(12)

 $s \bullet (1+s \bullet T1) \bullet (1+s \bullet T3)$ C1+C2+C3

それから時定数は次のように決まります。 T2=R2•C2

 $T1+T3 = \frac{C2 \cdot C3 \cdot R2 + C1 \cdot C2 \cdot R2 + C1 \cdot C3 \cdot R3 + C2 \cdot C3 \cdot R3}{C1+C2+C3}$ (13) $\frac{T1 \cdot T3}{T2} = \frac{C1 \cdot C3 \cdot R3}{C1+C2+C3}$

時定数 T1 および T2 を求める直接的な方法 位相余裕度を最大にするようにループ帯域幅を選ぶと、

$$\frac{\omega c \bullet T2}{1 + (\omega c \bullet T2)^2} = \frac{\omega c \bullet T1}{1 + (\omega c \bullet T1)^2} + \frac{\omega c T1 \bullet T31}{1 + (\omega c \bullet T1 \bullet T31)^2} = f(\omega c \bullet T2)$$
(14)

$$\boldsymbol{\omega}\boldsymbol{c} \bullet T2 = \frac{1 \pm \sqrt{1 - 4 \bullet f(\boldsymbol{\omega}\boldsymbol{c} \bullet T1)^2}}{2 \bullet f(\boldsymbol{\omega}\boldsymbol{c} \bullet T1)} = g(\boldsymbol{\omega}\boldsymbol{c} \bullet T1)$$
(15)

(15)では通常最終的に正の根が解になることが経験的にわかっています。しかし、負の根を使う 方がよい結果になる場合があります。

(15)、(7)からωc・T2を消去すると、

$$\phi = \pi + \tan^{-1}(g(\mathbf{x})) - \tan^{-1}(\mathbf{x}) - \tan^{-1}(\mathbf{x} \cdot \mathbf{T31})$$
 (16)

xのみが未知ですので、この方程式はxについて数値計算で解くことができ、この式によって T1 がわかります。

$$T1 = \frac{x}{\omega c} \tag{17}$$

(18)

(20)

T1 がわかると T2 がわかり、 $g(\alpha r \bullet T1)$

$$T2 = \frac{g(\omega c \bullet I1)}{\omega c}$$

直接的な設計法を使った時定数からの回路定数の計算

定義から、開ループ伝達関数はループ帯域幅での伝達関数に等しくなります。したがって、

$$C1+C2+C3 = Ctot = \frac{K\phi \bullet Kvco}{\omega c^2 \bullet N} \bullet \sqrt{\frac{1+(\omega c \bullet T2)^2}{(1+(\omega c \bullet T1)^2) \bullet (1+(\omega c \bullet T3)^2)}}$$
(19)

4つの式と4未知数の連立方程式の定義

ここでは4つの方程式と4つの未知数を導きます。

定数

$$k1 = Ctot$$

 $k2 = (T1+T3) \cdot k1$
 $k3 = \frac{T1 \cdot T3 \cdot k1}{T2}$
 $k4 = \frac{C3}{C1} = 後 で計算$

方程式

$$C1+C2+C3$$
 = k1

 $T2 \cdot (C1+C3) + R3 \cdot C3 \cdot (C1+C2)$
 = k2

 $R3 \cdot C1 \cdot C3$
 = k3

 $\frac{C3}{C1}$
 = k4(後で計算)

(22) $T2 \bullet C1 \bullet (k4+1) + k3 + \frac{k3 \bullet C2}{C1} = k2$ これらを合わせると、C1について解くべき2次方程式が得られます。 $T2 \bullet (k4+1) \bullet C1^{2} + (k3-k2-k3 \bullet (k4+1)) \bullet C1 + k3 \bullet k1 = 0$ (23)k4 を大きく選ぶと C3 が大きくなり、これは望ましいとされています。ここでは k4 が最大にとり 得る値を計算する方法を示します。 式(21)の判別式は $A \bullet k4^2 + B \bullet k4 + C$ (24)ここで、 $A = k3^2$ (25) $B = 2 \bullet k2 \bullet k3 - 4 \bullet T2 \bullet k3 \bullet k1$ $C = k2^2 - 4 \bullet T2 \bullet k3 \bullet k1$

判別式がゼロに等しいとして k4 について解くとき、次のような条件があります(r1 と r2 は判別式の 根で r1<r2 です)。

k4 < r1または

k4 > r2

実数かつ非負の回路定数を与えるような k4 のとり得る最大値は通常 k4=r1 であることが試行錯誤 からわかります。k4を決めると、式(23)はC1について解くことができます。C1について解ければ、 式(21)と式(22)に当てはめて C1、C2、R2、C3 がこの順で解くことができます。回路定数が複素数ま たは負になったら、k4 または T31 を決めなおす必要があります。

結論

本章では3次パッシブ・ループ・フィルタに対する2つの設計法を示しました。第1の方法は通 常の場合では十分精度の高い簡単な近似法です。第2の方法は、数値解析ルーチンが利用できるよ う Mathcad のようなプログラムと一緒に用いると最も効果的です。第2の方法はより手間がかかり ますが、近似なしでフィルタのパラメータを決めることができ、従来用いていた C3>C1/5の近似条 件を守らなくてもよくなります。また、時定数について解くため第1の方法を用い、次に回路定数 について解くため第2の方法をとることも可能です。この方法は数値計算による直接設計法のみを 使うよりやや簡単です。

参考文献

Keese, William O. An Analysis and Performance Evaluation of a Passive Filter Design [1] Technique for Charge Pump Phased Locked Loops

89

(26)

$C1 \bullet (k4+1) + C2 = k1$

k4 の最適値の決定

3次ループ・フィルタ設計

入力するパラメータ

φ := 50·deg	位相余裕度。デフォルト値 50 度
Fc := 10 ·kHz	真のループ帯域幅を kHz 単位で入力します。Fp は入力しません。
Fcomp := 200 ·kHz	比較周波数
Kvco := 20 · MHz volt	制御定数をここに入力します。。
кф := 5 mA	位相比較器ゲインを入力します。2*πで割ることはしません。
Fout := 2450 MHz	高周波出力周波数。√(Fmax*Fmin)に等しい値を入力します。
T31 := 0.80	極の比 T3/T1。0 と 1 との間で選びます。

基本計算

 $_{\rm N} := \frac{\rm Fout}{\rm Fcomp}$

ωc := 2·π ·Fc

標準的方法を用いる計算

極とゼロ点の計算

T1 := .	:= _	$\left(\frac{1}{\cos\left(\phi\right)}\right)$	$- \tan(\phi)$	T3 := T31 ·T1	т2 :=1
	·	ωc·(T3	31 + 1)		$(\omega c^2 \cdot (T1 + T3))$

 $T1 = 3.218 \cdot 10^{-6} \cdot sec$ $T2 = 4.373 \cdot 10^{-5} \cdot sec$ $T3 = 2.575 \cdot 10^{-6} \cdot sec$

極とゼロ点からの回路定数の計算

$Ctot := \frac{K \phi \cdot Kvco}{\omega c^2 \cdot N}$	$\left[\frac{1+\omega c^{2} \cdot T2^{2}}{(1+\omega c^{2} \cdot T1^{2}) \cdot (1+\omega c^{2} \cdot T3^{2})}\right]^{\frac{1}{2}}$	C1 := Ctot $\frac{T1}{T2}$
$C3 := \frac{C1}{5}$	C2 := Ctot - C1	1 — C3
т2	Τ3	

$$R_2 := \frac{T_2}{C_2}$$
 $R_3 := \frac{T_3}{C_3}$

回路定数の表示

C1 = 430.5273193°pF C2 = 5.3331735°nF C3 = 86.1054639°pF R2 = 8.1991447°k Ω R3 = 29.900109°k Ω

標準的方法でのループ・フィルタ解析

真の極とゼロ点の計算

T2 := R2 ·C2

$$x := \frac{C2 \cdot C3 \cdot R2 + C1 \cdot C2 \cdot R2 + C1 \cdot C3 \cdot R3 + C2 \cdot C3 \cdot R3}{C1 + C2 + C3}$$

$$z := \frac{R2 \cdot R3 \cdot C1 \cdot C2 \cdot C3}{C1 + C2 + C3}$$

$$T1 := \frac{x + \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{x - \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{x - \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{27 \cdot L \times 90 \text{ Mz}}{1}$$

$$\frac{1}{T1} = 217 \cdot 6^{\circ} \text{ KHz}}{\frac{1}{T2} = 22 \cdot 869^{\circ} \text{ KHz}}$$

$$T3 = 1 \cdot 803 \cdot 10^{-6} \cdot \text{sec}$$

$$\frac{1}{T3} = 554 \cdot 658^{\circ} \text{ KHz}}{\frac{1}{T1} = 39 \cdot 231^{\circ} 8}$$

$$Ch \text{ In } T1 = 39 \cdot 231^{\circ} 8$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot R3}$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3$$

$$Ch \text{ In } T1 = C1 \cdot C2 \cdot C3$$

$$Ch \text{ In } T3 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T3 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T3 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T3 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C3$$

$$Ch \text{ In } T1 = C2 \cdot C3 \cdot C$$

ループ・パラメータの定義

ループ帯域幅と位相余裕度

 $\omega := 10.0 \text{ kHz}$ $\omega c := root(|G(\omega)| - N, \omega) \frac{\omega c}{2 \cdot \pi} = 9.889 \text{ kHz}$ $\omega := \omega c$ $\mu - \mathcal{T}帯域幅の初期値設定$

$$arg(G(\omega_c)) \cdot \frac{180}{\pi} + 180 = 47.465$$
 位相余裕度

高精度な方法を用いる計算

極とゼロ点の計算

 $\omega_{c} := 2 \cdot \pi \cdot Fc$

T1 および T2 についての解

$$f(x) := \frac{x}{1+x^{2}} + \frac{x \cdot T31}{1+(x \cdot T31)^{2}} \qquad g(x) := \frac{1+\sqrt{1-4 \cdot f(x)^{2}}}{2 \cdot f(x)}$$

wcT1(または x)の関数としての wcT2

$$x := 3 \cdot 10^{-5}$$
T1 := $\frac{\text{root}(\phi - \text{atan}(g(x)) + \text{atan}(x) + \text{atan}(x \cdot T31), x)}{\omega_{C}}$
T2 := $\frac{g(\omega_{C} \cdot T1)}{\omega_{C}}$
T3 := T31 · T1
T1 = $3.01 \cdot 10^{-6} \cdot \text{sec}$
T2 = $4.215 \cdot 10^{-5} \cdot \text{sec}$
T3 = $2.408 \cdot 10^{-6} \cdot \text{sec}$

極とゼロ点からの回路定数の計算

4方程式と4未知数の系の定義

$$k1 := \left(\frac{K \phi \cdot Kvco}{N}\right) \cdot \sqrt{\frac{1 + (\omega c \cdot T2)^2}{(1 + (\omega c \cdot T1)^2) \cdot (1 + (\omega c \cdot T3)^2)}} \cdot \frac{1}{\omega c^2} \qquad k1 = 5.687^{\circ} nF$$

$$k2 := (T1 + T3) \cdot k1 \qquad k2 = 3.081^{\circ} 10^{-5} \cdot sec \cdot nF$$

$$k3 := \frac{T3 \cdot T1 \cdot k1}{T2} \qquad k3 = 9.779^{\circ} 10^{-7} \cdot sec \cdot nF$$

k4の最大値を得るための等式

A := $k3^{2}$ B := 2 · k2 · k3 - 4 · T2 · k1 · k3 C := $k2^{2}$ - 4 · T2 · k3 · k1	$A = 9.562 \cdot 10^{-13} \cdot \sec^{2} \cdot nF^{2}$ $B = -8.772 \cdot 10^{-10} \cdot \sec^{2} \cdot nF^{2}$ $C = 1.172 \cdot 10^{-11} \cdot \sec^{2} \cdot nF^{2}$		
$k4min := \frac{-B - \sqrt{B^2 - 4 \cdot A \cdot C}}{2 \cdot A}$	k4min = 0.013		
$k4max := \frac{-B + \sqrt{B^2 - 4 \cdot A \cdot C}}{2 \cdot A}$	k4max = 917.355 k4 := k4min		

C1 およびその他の回路定数の解

$A := T2 \cdot (k4 + 1)$	$A = 4.271 \cdot 10^{-5} \cdot sec$
$B := -k2 - k3 \cdot k4$	B = -0.031°sec.pF
C := k3·k1	$C = 5.561^{\circ} \text{sec} \cdot \text{pF}^2$
$C1 := \frac{-B}{2 \cdot A}$	C3 := k4 ·C1
C2 := k1 - C3 - C1	R3 := $\frac{k3}{C1 \cdot C3}$ R2 := $\frac{T2}{C2}$

回路定数の表示

C1	= 360.8272391°pF	C2	= 5.3208948°nF	C3	= 4.8202171°pF
	R2 =	7.9209587°k Ω	R3	= 562.224934°k Ω	

高精度な方法のループ・フィルタ解析

真の極とゼロ点の計算

T2 := R2 ·C2

$$x := \frac{C2 \cdot C3 \cdot R2 + C1 \cdot C2 \cdot R2 + C1 \cdot C3 \cdot R3 + C2 \cdot C3 \cdot R3}{C1 + C2 + C3}$$

$$x := \frac{R2 \cdot R3 \cdot C1 \cdot C2 \cdot C3}{C1 + C2 + C3}$$

$$T1 := \frac{x + \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{x - \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{x - \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot 1 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{2}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot y}}{1 = 3 \cdot \sqrt{x^2 - 4 \cdot y}}$$

$$T3 := \frac{2 \cdot \sqrt{x^2 - 4 \cdot$$

ループ・パラメータの定義

ループ帯域幅と位相余裕度

 $\omega := 10.0 \text{ kHz}$ $\omega c := root(|G(\omega)| - N, \omega)$ $\frac{\omega c}{2 \cdot \pi} = 10 \circ \text{kHz}$ $\nu - プ帯域幅の初期値設定$ $\nu - プ帯域幅$

$$\arg(G(\omega_c)) \cdot \frac{180}{\pi} + 180 = 50$$

位相余裕度

10. 4次以上のループ・フィルタ設計

はじめに

PLL システムの次数はループ・フィルタの極数プラス 1 で定義されます。本章では 3 次以上のフィルタの設計について調べます。高次フィルタ設計をするのは、リファレンス・スプリアスの減衰がさらに大きくなるからです。4 次以上のフィルタは、フィルタリングすべきスプリアスがループ 帯域幅の少なくとも 20 倍はあるとき実用的です。本章では高次フィルタの一般的な場合について見ていきますが、ほとんどの例や図表では 4 次フィルタを使用しています。4 次以上のフィルタの方 程式は実用上の価値があるというより学問的な計算問題だからです。一般的な公式を示しますが、 最も役に立つのは 4 次フィルタです。

高精度な設計法を使って時定数を求めるのはあまり難しくはありませんが、近似なしで時定数から回路定数を計算するのはたいへん困難です。このため、時定数と回路定数の導出では標準的設計法を用います。しかし、回路定数を求めるもう1つ別の改善された方法があり、T41<2·T31と仮定するとうまくいきます。4次フィルタでは、ループ帯域幅ωc、位相余裕度φ、極周波数比T31およびT41を設定する必要があります。

回路トポロジ

以下に4次ループ・フィルタを示します。RCフィルタを追加するとより高次のフィルタができま す。アイソレーションを改善するため段間にバッファを挿入してもよいでしょう。



図1 4次パッシブ・フィルタ

ループ・フィルタ・インピーダンスおよび時定数の導出

4次ループ・フィルタのループ・フィルタ・インピーダンスは次のように与えられます。

$$Z(s) = \frac{1+s \bullet C2 \bullet R2}{s \bullet (C1+C2+C3+C4) \bullet (A \bullet s^3 + B \bullet s^2 + C \bullet s + D)}$$

$$= \frac{1+s \bullet T2}{s \bullet Ctot \bullet (1+s \bullet T1) \bullet (1+s \bullet T3) \bullet (1+s \bullet T4)}$$
(1)

95

ここで、
Ctot = C1+C2+C3+C4
T2 = R2•C2
A = C1•C2•C3•C4•R2•R3•R4
B = C1•C2•R2•(R3•C3+R4•C4+R3•C4)+R3•C3•R4•C4(C1+C2) (2)
C = R3•C3•(C1+C2)+C3•C4•(R3+R4)+C2•(R3•C4+R4•C4+R1•C2)
D = Ctot
T1 =
$$\frac{R2•C2•C1}{Ctot}$$

T3 ≈ R3•C3
T4 ≈ R4•C4
-般の k 次ループ・フィルタのインピーダンスと時定数は、
Z(s)= (1+s•T2) (3)

$$Z(s) = \frac{(1+s-1-2)}{s \bullet Ctot \bullet (1+s \bullet T1) \bullet \prod_{i=3}^{k} (1+s \bullet T_i)}$$
(3)

$$T1 \approx R2 \bullet C2 \bullet \frac{C1}{Ctot}$$

$$T2 = R2 \bullet C2$$

$$T_i \approx R_i \bullet C_i$$
i = 3,4, ... **k**

$$(4)$$

ここで、ループ・フィルタの時定数は近似されたものですが、上の式はかなりよい近似になって います。この近似は、

$$C_{i} \ll C1$$

$$1 \ll \left(\frac{C_{i}}{C_{i+1}}\right) + \left(\frac{R_{i+1}}{R_{i}}\right) \qquad i = 3, 4, \dots k$$
(5)
(6)

の範囲で有効です。

上の条件を満たすために考えられる方法の1つは、次のように時定数を選ぶことです。

 $T_i \ge 2 \bullet T_{i+1} \tag{7}$

時定数の算出

同様に AN-1001 でも計算されているように、位相余裕度は次のように与えられ、

$$\phi = 180 + \tan^{-1}(\omega \mathbf{c} \bullet T2) - \tan^{-1}(\omega \mathbf{c} \bullet T1) - \prod_{i=1}^{n} \tan^{-1}(\omega \mathbf{c} \bullet T_i)$$
(8)

テーラー級数から、xが小さい場合、次の式が得られます。

$$\tan(x) \approx x$$

$$\tan^{-1}(x) \approx x$$
(9)

正接関数を当てはめて上の2つの恒等式を使うと、次のような簡単な式が得られます。

$$T1 + \sum_{i=3}^{k} T_i \approx \frac{\sec(\phi) - \tan(\phi)}{\omega c}$$
(10)

設計上の制約条件として、位相余裕度はループ帯域幅で最大になるとします。位相余裕度の導関数 をゼロとおくと、次のような等式が得られます。

$$\frac{T2}{1+\omega c^2 \bullet T2^2} = \frac{T1}{1+\omega c^2 \bullet T1^2} + \sum_{i=3}^{k} \frac{T_i}{1+\omega^2 c \bullet T_i^2}$$
(11)

回辺をだすさ掛けすると、

$$T2 + ... \approx \omega c^2 \bullet T2^2 \bullet (T1 + \sum_{i=3}^{k} T_i) + ...$$
(12)

になります。

ニッフィントン州リレトフレ

ここでは非常に多くの項を消去しましたが、この簡略化は次式が成り立つ限り成立します。

$$T2 \gg T1 + \sum_{i=3}^{k} T_i \tag{13}$$

式(12)を書き換えると以下の式が得られます。

$$T2 \approx \frac{1}{\omega c^2 \bullet (T1 + \sum_{i=3}^{k} T_i)}$$
(14)

$$T1 + \sum_{i=3}^{n} T_i \frac{\sec(\phi) - \tan(\phi)}{\omega c}$$
(15)

ここで時定数 T1、T₃、…T_kは、スプリアスの減衰度を最適化するためすべて等しいものとすることができます。あるいは、数学的近似による過剰な誤差を避けるため、(7)のように選ぶことができます。4次フィルタの場合、(7)を満たすには、

$$T1 = \frac{4}{7} \bullet \frac{\sec(\phi) - \tan(\phi)}{\omega c}$$
$$T_3 \equiv T3 = \frac{2}{7} \bullet \frac{\sec(\phi) - \tan(\phi)}{\omega c}$$
$$T_4 \equiv T4 = \frac{1}{7} \bullet \frac{\sec(\phi) - \tan(\phi)}{\omega c}$$

のように選びます。

時定数からの回路定数の算出

$$Ctot = \frac{K\phi \bullet Kvco}{\omega c^2 \bullet N} \bullet \sqrt{\frac{1 + \omega c^2 \bullet T2^2}{(1 + \omega c^2 \bullet T1^2) \bullet \prod_{i=3}^{k} (1 + \omega c^2 \bullet T_i^2)}}$$

$$C1 = Ctot \bullet \frac{T1}{T2}$$

$$C3 = \frac{C1}{5}$$

$$C4 = \frac{C3}{5}$$

$$C_{i+1} = \frac{C_i}{5} \quad i = 4,5,6,... \quad (次数5 4 \%以下の \ b \ b \ c)$$

$$C2 = Ctot - C1 - C3 - C4 - \sum_{i=5,6,7,...} C_i$$

$$R2 = \frac{T2}{C2}$$

$$R3 = \frac{T3}{C3}$$

$$R4 = \frac{T4}{C4}$$

$$R_i = \frac{T_i}{C_i} \quad i = 4,5,6... \quad (次数5 4 \% \ b \ b \ c) \ b \ b \ b \ c)$$

4次フィルタの回路定数算出法の改良

4 次フィルタの場合、回路定数 R3、R4、C3、C4 についてインピーダンスを陽関数的に表し、時 定数 T3、T4 をより高精度に求めることによって、さらに精度よく回路定数を求めることができま す。この近似は、時定数 Tl がループ・フィルタの他の回路定数からの寄与を計算に入れている点を のぞけば、オペアンプをR3の直前に挿入する方法に非常に似ています。

いったんこれらの時定数が決まれば、その他の回路定数は次のように求められます。

回路定数 C1、C2、C3、R2 をこれまで通りに求めますが、回路定数 R3、R4、C4 は、極がルー プ・フィルタ・インピーダンス Z2(s)の表式に等しいとおいて、もっと正確に求まります。抵抗 R3 の入力から VCO の入力までの電圧伝達関数は、

1 Z2(s) = - $= \frac{1}{1+s \bullet (C3 \bullet R3 + C4 \bullet R4 + R3 \bullet C4) + s^2 \bullet C3 \bullet C4 \bullet R3 \bullet R4} = \frac{1}{(1+s \bullet T3) \bullet (1+s \bullet T4)}$ この計算を行うと、R3 および R4 が得られます。 $\frac{T3 + T4 \mp \sqrt{(T3 + T4)^2 - 4 \bullet T3 \bullet T4 \bullet \left(1 + \frac{C4}{C3}\right)^2}}{1 + \frac{C4}{C3}}$ R3, R4 = $2 \bullet (C3 + C4)$

実際の回路定数では、平方根記号の中の数値は負以外のものでなくてはなりません。この制限を 当てはめると

 $\frac{C4}{C3} \leq \frac{(T3 - T4)^2}{4 \bullet T3 \bullet T4}$

しかし、C4 をできるだけ大きくとる方が望ましいので、この両辺は等しいとすべきです。容量 C3 はゼロではなく VCO 入力容量の少なくとも 3 倍になるように、T3 は T4 より大きくとらなけれ ばなりません。すなわち T31>T41 です。この条件を当てはめると、回路定数が求まり、次のよう になります。

$$C4 = C3 \bullet \frac{(T3 - T4)^2}{4 \bullet T3 \bullet T4}$$
$$R3 = R4 = \frac{T3 + T4}{2 \bullet (C3 + C4)}$$

結論

4次フィルタの設計とシミュレーションを示しました。4次フィルタを用いるとスプリアスのオフ セット周波数がループ帯域幅より相当大きい場合最も有用です。このコンセプトは5次、6次また はより高次のフィルタにも応用できます。しかし、回路容量がVCO入力容量と比べて小さ過ぎて、 実際はこのような高次フィルタが現実的でないことがしばしばあります。次章では2次より高次の フィルタを使う際の利点を詳しく調べます。

参考文献

[1] Keese, William O. An Analysis and Performance Evaluation of a Passive Filter Design Technique for Charge Pump Phased Locked Loops

4次ループ・フィルタ設計

以下の値を入力します。

計算	
T41 := 0.5	極 T4 の T3 に対する比。0 から 1 の間の値を入力します。デフォルト値 0.5
T31 := 1.0	極 T3 の T1 に対する比。0 から 1 の間の値を入力します。デフォルト値 0.8
¢ := 50 ·deg	高周波出力周波数。
Fc := 10 ·kHz	ループ帯域幅をkHz で入力。Fp は入力しないようにします。
Fcomp := 1000 ·kHz	比較周波数
Fout := 900 MHz	RF 出力周波数。√(Fmax+Fmin)に等しい値を選択。
Κφ := 5·mA	位相比較器ゲイン入力。2・π で割りません。
$Kvco := 20 \cdot \frac{MHz}{volt}$	VCO 制御定数の入力

 $N := \frac{Fout}{Fcomp}$

 $\omega_{c} := 2 \cdot \pi \cdot F_{c}$

極とゼロ点の計算

$$T1 := \frac{\left(\frac{1}{\cos(\phi)} - \tan(\phi)\right)}{\omega_{C}} \cdot \frac{1}{1 + T31 + T41}$$

$$T3 := T1 \cdot T31 \qquad T4 := T41 \cdot T1 \qquad T2 := \frac{1}{(\omega_{C}^{2} \cdot (T1 + T3 + T4))}$$

 $T1 = 2.317 \cdot 10^{-6} \cdot sec$ $T2 = 4.373 \cdot 10^{-5} \cdot sec$ $T3 = 2.317 \cdot 10^{-6} \cdot sec$ $T4 = 1.159 \cdot 10^{-6} \cdot sec$

時定数から回路定数を計算

onstants

$$Ctot := \frac{K \phi \cdot Kvco}{\omega c^2 \cdot N} \cdot \left[\frac{1 + \omega c^2 \cdot T2^{-2}}{(1 + \omega c^2 \cdot T1^{-2}) \cdot (1 + \omega c^2 \cdot T3^{-2}) \cdot (1 + \omega c^2 \cdot T4^{-2})} \right]^{\frac{1}{2}}$$

$$C1 := Ctot \cdot \frac{T1}{T2} \qquad C3 := \frac{C1}{5} \qquad C4 := C3 \cdot \frac{(T3 - T4^{-1})^2}{4 \cdot T3 \cdot T4}$$

$$C2 := Ctot - C1 - C3 - C4 \qquad R2 := \frac{T2}{C2}$$

R3 :=
$$\frac{T4 + T3}{2 \cdot (C3 + C4)}$$
 R4 := $\frac{T4 + T3}{2 \cdot (C3 + C4)}$

計算された値

C1 = 4.25910^3 opr C2 = 7.51510^4 opr C3 = 851.748 opr R2 = $0.582 \text{ ok}\Omega$ R3 = $1.814 \text{ ok}\Omega$ C4 = 106.468 opr R4 = $1.814 \text{ ok}\Omega$

シミュレーション

ル - プ・パラメ - タの定義A := R2 ·R3 ·R4 ·C1 ·C2 ·C3 ·C4 B := C1 ·C2 ·R3 ·(C3 + C4) + R4 ·C4 ·(C2 ·C3 ·R3 + C1 ·C3 ·R3 + C1 ·C2 ·R2) C := R2 ·C2 ·(C1 + C3 + C4) + R3 ·(C1 + C2) ·(C3 + C4) + R4 ·C4 ·(C1 + C2 + C3) D := C1 + C2 + C3 + C4

$Z(s) := \frac{1 + s \cdot C2 \cdot R2}{s \cdot (A \cdot s^3 + B \cdot s^2 + C \cdot s + D)}$	$G(\omega) := \frac{K\phi \cdot Kvco \cdot Z(\omega \cdot i)}{\omega \cdot i}$
$\omega := 10 \cdot \text{kHz}$	
$\omega_{\text{C}} := \text{root}(\text{ G}(\omega) - \text{N}, \omega)$	$\frac{\omega c}{2 \cdot \pi} = 9.987 \text{ kHz}$
$\phi := \arg(G (\omega_c)) \cdot \frac{180}{\pi} + 180$	φ = 53.093

11. リファレンス・スプリアスを最小化するループ・フィルタ設計

はじめに

リファレンス・スプリアス・レベルは、リーク支配性であれパルス支配性であれ、スプリアス・ ゲインと直接関連しているのを示してきました。本章ではいろいろな条件下でスプリアス・ゲイン を最小にする方法を調べます。最初に、すべての極周波数比(T31、T41など)を1に設定するとなぜ 常にスプリアス・ゲイン最小のフィルタとなるかを示し、次にその他のパラメータのスプリアス・ ゲインへの影響も調べます。前章では、ループ・フィルタを再設計しない場合について、いろいろ なパラメータの影響を解析しました。本章では、ループ・フィルタを再設計すると仮定します。た とえば、ループ・フィルタを再設計しないと VCO ゲインが大きくなるにつれてスプリアス・レベル が上がりますが、ループ帯域幅が同じになるようにループ・フィルタを再設計すると影響ないこと がわかります。



図1 基本的なパッシブ・フィルタのトポロジ

スプリアス・ゲインの最小化

スプリアス・レベルは PLLのスプリアス・ゲインに直接結びついていますので、問題はループ帯 域幅と位相余裕度を一定に保つという制約条件のもとで、スプリアス・ゲインを最小化するという ことに還元されます。フィルタの極を Ti(i=1、3、4、…k)で表します。T2 はフィルタのゼロ点です ので添え字は2を飛ばします。k はフィルタの次数で、2 より大きいと仮定します。T1(i)は極 Ti の T1 に対する比を表すようにします。この数値は0から1までの範囲の値をとることができます。 T1(1)=1 となります。リファレンス・スプリアスはループ帯域から相当離れていますので、閉ルー プ伝達関数は開ループ伝達関数で近似でき、したがってスプリアス・ゲインは次のようになります。

$$|G(\omega)| = \frac{K\phi \bullet Kvco}{Ctot \bullet \omega^2} \bullet \sqrt{\frac{1 + \omega^2 \bullet T2^2}{\prod_{i=1,3,4,\dots,k} (1 + \omega^2 \bullet Ti^2)}}$$
(1)

しかし C1 は定数ではありません。繰り返しになりますが、

$$Ctot = \frac{K\phi \bullet Kvco}{N \bullet \omega c^2} \bullet \sqrt{\frac{1 + \omega c^2 \bullet T 2^2}{\prod_{i=1,3,4,\dots,k} (1 + \omega c^2 \bullet T i^2)}}$$
(2)

この式を代入すると G(s)について次のような式が得られます。 $\left|G(s)\right| = N \bullet \frac{\omega c^2}{\omega^2} \bullet \sqrt{\frac{1 + \omega^2 \bullet T2^2}{1 + \omega c^2 \bullet T2^2}} \bullet \prod_{i=1,3,4,\dots,k} \frac{(1 + \omega c^2 \bullet Ti^2)}{(1 + \omega^2 \bullet Ti^2)}$ (3)

上の式では、すべての回路定数が式から消去されていますが、時定数が残っており解を求めなけれ ばなりません。しかし、時定数を既知の設計パラメータに関係付ける方程式が3つあります。した がって、スプリアス・ゲインは設計パラメータについて1つに決まります。時定数とフィルタ・パ ラメータとの関係式はループ・フィルタの標準的設計法の節で得られており、以下に示します。

$$T1 = \frac{\sec\phi - \tan\phi}{\omega c \bullet \sum_{i=1,3,4\dots,k} T1(i)}$$
(4)

$$Ti = T1 \bullet T1(i) = \frac{\sec \phi - \tan \phi}{\omega c \bullet \sum T1(i)} \bullet T1(i)$$
(5)

$$T2 = \frac{1}{\omega c^2 \bullet \sum_{i=1,3,4,\dots,k}} = \frac{1}{\omega c \bullet (\sec \phi - \tan \phi)}$$
(6)

(4)、(5)、(6)を(3)に代入すると、設計パラメータについてスプリアス・ゲインが得られます。

$$|G(s)| = \frac{N}{r^2} \bullet \sqrt{\frac{r^2 + x^2}{1 + x^2}} \bullet \prod_{i=1,3,4,\dots,k} \left[\frac{\left(\sum_{j=1,3,4,\dots,k} T1(j)\right)^2 + T1(i)^2 \bullet x^2}{\left(\sum_{j=1,3,4,\dots,k} T1(j)\right)^2 + T1(i)^2 \bullet x^2 \bullet r^2} \right]$$
(7)

次の項は前述のように定義され、 $x = \sec \phi - \tan \phi$

 $r = \frac{Spur Frequency}{Loop Bandwidth} = \frac{Fspur}{Fc}$ (8)

 S_{-2}^{-2} が係数なので、スプリアス・ゲインはrが最小値のとき最小になり、これはループ帯域幅が最

小になる点に対応しているのは明らかです。しかし、スプリアス・ゲインとパラメータx との関係 あるいはスプリアス・ゲインとフィルタの極との関係は非常に曖昧です。rは1より大きいと仮定で きますので(7)はT1(i)の減少関数であることが示せます。しかしこれら極周波数比は1を超えること はありません。なぜなら、定義から T1 が最大の極だからです。このような考察からスプリアス減衰 度が最適化されるにはすべての極周波数比を1にしなければならないという基本的な結果が得られ ます。しかし、すべての極を1にするとループ・フィルタの VCO に隣接した容量が非常に小さくな って、VCOの入力容量の影響を受けてしまいます。4次フィルタについての改良された設計方程式

を使う場合、この容量がゼロになります。このため、極周波数比を1より小さくとるのが多くの場合、無理もないところです。

式(7)からこの関数が|x|の減少関数であることがわかります。なぜなら、r>1 ならば、それぞれの 分数項が|x|の減少関数で、ゆえに関数全体が|x|の減少関数になるからです。したがって、スプリア ス・レベルを最小にすることは、式(8)を最小にすることと等価です。このような考え方を通すと、 この関数が0度から90度の区間でφの増加関数であり、したがってスプリアス・ゲインを最小にす るのは位相余裕度を最小にするのと等価であることが示せます。しかし、実際には位相余裕度を変 えても一般にはスプリアス・ゲインに対して影響がありません。ロックアップ時間の章で2次関数 を見ると、位相余裕度が小さくなるとロックアップ時間が速くなることがわかりますが、4次モデ ルを用いたコンピュータ・シミュレーションによると、ロックアップ時間が最適になる位相余裕度 は通常約 50度です。このことから、位相余裕度を約 50度にした設計が妥当です。なぜなら、位相 余裕度を 50度にすると、位相余裕度よりむしろループ帯域幅を調整してスプリアス・レベルにより 大きく影響を与えるようにできるからです。

したがって、式(7)を見ると3次フィルタのスプリアス・ゲインは次のようになります。 SG = $20 \cdot \log(N) - 40 \cdot \log(r)$

$+10 \cdot \log \frac{r^2 + x^2}{r^2 + x^2}$	$(1+T31)^2 + T31^2 \bullet x^2$	$(1+T31)^2 + x^2$	
$+10000g 1+x^2$	$(1+T31)^2 + T31^2 \bullet x^2 \bullet r^2$	$\overline{(1+T31)^2+x^2\bullet r^2}$	

パラメータとの関係	リーク支配性スプリアス	電流不均衡支配性スプリアス			
チャージ・ポンプ・リーク, i _{leak}	20 ● log(i _{leak})	N/A			
チャージ・ポンプ出力電流不均	N/A	Μ–δ と相関			
衡度, M					
N 値, N	20●log(N)	20●log(N)			
位相余裕度	- 弱い逆の相関,表 2 参照				
VCO ゲイン, KVCO	無関係	無関係			
ループ帯域幅,ωC	40 ● log(ωc)	40 ● log(ωc)			
T3 対 T1 比	表2参照,位相	目余裕度に依存			
比較周波数	-40 ● log(Fcomp)	-40 ● log(Fcomp)			
r = Fcomp/ωp	-40 ● log(r)	-40●log(r)			
チャージ・ポンプ・ゲイン, K ø	-10 ● log(Kø)	無関係			

表1 リファレンス・スプリアス・ゲイン対各ループ・フィルタ・パラメータ

表1から、ループ帯域幅、比較周波数、N値はスプリアス・ゲインに最も関連性が高いことがわ かります。比較周波数とループ帯域幅の比を考えると、大まかな指標になります。N値も関連性が あり、比較周波数に関係しています。チャージ・ポンプ・ゲインが大きくなると、ループ・フィル タの容量値が大きくなるので、リーク支配性スプリアスは小さくなります。これらの値について、 ループ・フィルタを再設計して最適化されるという前提がある点を理解しておいた方がよいでしょ う。ループ・フィルタが再設計されないと、結果は大きく異なり、その結果は前章で計算してあり ます。ただし、このことはループ・フィルタのスプリアス・ゲインについてのみ当てはまり、リフ ァレンス・スプリアス・レベルに対してはわずかな影響しかありません。

したがって、20・log(N)の項は明らかにNに依存性があり、ゆえに以下の表はN値が1の場合を仮定しています。表の値には20・log(N)を加える必要があります。これらの方程式はフィルタが再設計されるのを前提にしています。これが当てはまらない場合は、スプリアスはあまりN値には影響されないのがわかります。以下の表では位相余裕度とr値が与えられています。これから、主要なブロックを見つけ出し、N=1のときのスプリアス・ゲインに対応する値を見つけます。全体のスプリアス・ゲインを得るには、この値に20・log(N)を加えます。

適切なループ・フィルタ次数の選択

位相余裕度 50 度を仮定し、式(7)をとってすべての極が等しいとおくと、2 次フィルタに対する相対的な減衰度を計算できます。暗く陰をつけた部分は、ループ・フィルタ次数が高過ぎて現実的でないことを示しています。

		比較周波数対ループ帯域幅比									
		1000 100 50 20 10 5									
ループ	3	40.63	20.64	14.68	7.08	2.20	-0.58	-0.9			
フィルタ次	4	76.51	36.57	27.72	10.09	1.75	-1.71	-1.5			
数	5	109.37	49.53	31.94	11.01	0.57	-2.60	-1.95			
	6	140.02	60.33	37.16	10.79	-0.70	-3.25	-2.4			

表2 2次より高次のフィルタについてのスプリアス改善

表にはいくつかの近似値を含んでいますが、とり得る上限値を意味すると捉えるべきでしょう。 ループ帯域幅に比べて比較周波数が大きいときは、フィルタを高次にするほど効果的なことに注意 ください。当然これらの場合、スプリアスは多くの場合あまり問題になりません。表はまた、比較 周波数がループ帯域幅の少なくとも10倍はないと、3次ループ・フィルタ(2つの極)には意味がない ことを示しています。いずれにせよ、連続時間近似条件を満足するためには、比較周波数がループ 帯域幅の10倍は必要です。T1=T3=...=Tkの場合最大減衰度が得られますが、容量がVCOの入力 容量の影響を受けないように、またよりうまく近似を行うためにT1>T3>...>Tkとして設計する のが妥当です。

r												
		3	5	10	15	20	25	50	100	200	500	1000
T31	ф=30	-15.4	-23.6	-35.3	-42.3	-47.3	-51.2	-63.2	-75.2	-87.3	-103.2	-115.2
	ф=40	-14.1	-22.0	-33.6	-40.5	-45.5	-49.3	-61.3	-73.4	-85.4	-101.3	-113.4
=	\$=50	-12.9	-20.3	-31.5	-38.4	-43.3	-47.2	-59.2	-71.2	-83.3	-99.2	-111.2
0	ф=60	-11.7	-18.4	-29.1	-35.9	-40.8	-44.6	-56.5	-68.6	-80.6	-96.5	-108.6
	\$=70	-10.6	-16.5	-26.1	-32.5	-37.3	-41.1	-52.9	-64.9	-77.0	-92.9	-104.9
T31	ф=30	-14.9	-23.5	-37.5	-46.8	-53.7	-59.3	-77.0	-94.9	-113.0	-136.8	-154.9
	\$=40	-13.5	-21.6	-34.7	-43.6	-50.3	-55.7	-73.2	-91.1	-109.2	-133.0	-151.1
=	\$=50	-12.3	-19.6	-31.8	-40.1	-46.6	-51.8	-69.0	-86.8	-104.8	-128.6	-146.7
.25	\$=60	-11.2	-17.7	-28.7	-36.3	-42.3	-47.2	-63.8	-81.5	-99.4	-123.2	-141.3
	\$=70	-10.3	-15.9	-25.3	-32.0	-37.3	-41.8	-57.2	-74.3	-92.1	-115.9	-134.0
T31	ф=30	-14.8	-24.0	-39.2	-49.1	-56.3	-62.0	-79.9	-97.9	-116.0	-139.8	-157.9
	ф=40	-13.4	-21.7	-36.0	-45.5	-52.6	-58.3	-76.1	-94.1	-112.1	-136.0	-154.0
=	\$=50	-12.1	-19.5	-32.5	-41.6	-48.5	-54.0	-71.7	-89.6	-107.7	-131.5	-149.6
.50	ф=60	-11.0	-17.4	-28.9	-37.2	-43.8	-49.1	-66.4	-84.3	-102.3	-126.1	-144.2
	ф=70	-10.2	-15.7	-25.1	-32.2	-38.0	-42.9	-59.4	-77.0	-94.9	-118.8	-136.8
T31	\$=30	-14.8	-24.2	-39.8	-49.8	-57.1	-62.8	-80.8	-98.8	-116.8	-140.7	-158.8
	ф=40	-13.3	-21.8	-36.4	-46.2	-53.4	-59.1	-76.9	-94.9	-113.0	-136.9	-154.9
=	\$=50	-12.0	-19.5	-32.9	-42.2	-49.2	-54.8	-72.5	-90.5	-108.5	-132.4	-150.5
.75	ф=60	-11.0	-17.4	-29.0	-37.6	-44.3	-49.7	-67.2	-85.1	-103.1	-127.0	-145.0
	\$=70	-10.2	-15.6	-25.1	-32.3	-38.3	-43.3	-60.1	-77.8	-95.8	-119.6	-137.7
T31	ф=30	-14.8	-24.3	-39.9	-50.0	-57.3	-63.0	-80.9	-99.0	-117.0	-140.9	-159.0
	φ=40	-13.3	-21.8	-36.6	-46.3	-53.6	-59.2	-77.1	-95.1	-113.2	-137.0	-155.1
=	\$=50	-12.0	-19.5	-32.9	-42.3	-49.4	-54.9	-72.7	-90.7	-108.7	-132.6	-150.7
1.0	ф=60	-11.0	-17.3	-29.1	-37.7	-44.4	-49.8	-67.4	-85.3	-103.3	-127.2	-145.2
	\$ =70	-10.2	-15.6	-25.1	-32.4	-38.4	-43.4	-60.3	-78.0	-96.0	-119.8	-137.9

表3 3次フィルタについてN=1とした相対スプリアス・ゲイン

上の表は有用な設計ツールで、PLLのロックアップ時間が最小になるような適正レベルのスプリアス減衰度を得るには、位相余裕度、T31の値、あるいはループ・フィルタをどのように調整すればよいかがわかります。

結論

本章では2次より高次のループ・フィルタの効果と、どのような場合それらを用いるのが適切か を調べました。1つの基本的な結果は、極周波数比を1に設定するとリファレンス・スプリアスが 最小になることです。これは理論的な結果ですが、VCOの前段の容量が非常に小さくなってしまい ます。改良された計算法を用いて4次フィルタを設計すると、C4=0になるでしょう。フィルタリ ングすべきスプリアスがループ帯域幅の1/10より低い状況では、ファーストロック機能を使用する とより効果的です。
12. ファーストロック機能を使用した PLL 設計

はじめに

PLL 設計では、周波数切換時間の高速化とリファレンス・スプリアスの低減はトレード・オフの 関係があります。ループ帯域幅を高くすると、ロックアップ時間はよくなりますが、スプリアスは 悪化します。ループ帯域幅を低くすると、スプリアスはよくなりますが、ロックアップ時間は長く なります。ファーストロックのコンセプトは、周波数を切り替えるときにループ帯域幅を広げ、周 波数を切り替えないときはループ帯域幅を狭くすることです。ファーストロックはまた、ロックア ップ時間と RMS 位相ノイズがトレード・オフ、あるいはロックアップ時間とループ帯域外の位相ノ イズがトレード・オフの関係がある場合でも使えます。

ファーストロックの定義

ファーストロックは、一般に 2 次フィルタのことを指します。もっと高次のループ・フィルタ設計でも使えますが、極周波数比(T31、T43 など)を小さくする必要があります。そうしておかないと、広帯域のループ帯域幅に切り換えたとき、フィルタがまったく最適化されていない状態になりロックアップ時間が長くなるからです。このため、本章では 2 次フィルタ設計についてファーストロックを利用することに焦点を合わせます。



図1 ファーストロックを用いる2次フィルタ

PLL が同期状態にあるとき、チャージ・ポンプ・ゲインに K ϕ を用い、抵抗 R2'はループ・フィル タに付加されていません。PLL が周波数を切り替えるとき、チャージ・ポンプ・ゲインは K ϕ *に対 し M²倍増加します。抵抗 R2'は R2 に並列に追加されて、全抵抗は R2*=R2||R2'=R2/M になります。 繰り返しになりますが、2 次フィルタループ・フィルタ・インピーダンスは次のように与えられま す。

$$Z(s) = \frac{1+s \bullet C2 \bullet R2}{s \bullet (C1+C2) \bullet \left(1+s \bullet \frac{C1 \bullet C2 \bullet R2}{C1+C2}\right)} = \frac{1+s \bullet T2}{s \bullet Ctot \bullet (1+s \bullet T1)}$$
(1)

$$T2 = R2 \bullet C2$$

$$T1 = \frac{R2 \bullet C2 \bullet C1}{Ctot}$$

$$Ctot = C1+C2$$

	標準モード	ファーストロック・モード
М	$K\phi *$	$\overline{K\phi^*}$
	$\sqrt{K\phi}$	$\sqrt{-K\phi}$
R2'	<u></u> R2	<u></u> <u></u>
	M-1	M-1
等価抵抗, R2*	R2	<u>R2</u>
		M
チャージ・ポンプ・ゲイン	Кф	K¢*
ゼロ点 T2	Τ2	<u>T2</u>
		M
極 T1	T1	<i>T</i> 1
		\overline{M}
ループ帯域幅	ωc	M●wc
ロックアップ時間の理論値	LT	LT
		\overline{M}

図1 標準モードとファーストロック・モードとの間のフィルタ・パラメータの比較

表1から、チャージ。ポンプ電流が通常 1mA で 4mA に切り換わり M=2 ならば、ロックアップ時間は理論上は 50%速くなります。これについてもう1つ別の面から考えると、ループ帯域幅は元の値の半分にすることができ、リファレンス・スプリアスは理論上は 12dB 改善されます。しかしこれは、ファーストロック・モードから復帰するとグリッチが発生し、このグリッチがロックアップ時間をたいへん長くする点を見逃しています。

ファーストロックからの復帰時のグリッチ

グリッチの原因とその動き

ファーストロックから復帰するとき、グリッチが発生します。このグリッチは抵抗 R2'を切り離 すスイッチの寄生容量によって生じたり、またチャージ・ポンプからも出てくることがあります。 グリッチの大きさはループ・フィルタやアプリケーションに応じて決まります。しかし、ループ帯 域幅を固定すると、グリッチはチャージ・ポンプ・ゲインに反比例します。実験結果を見ると、比 M はこのグリッチにはあまり影響がなく、定常状態で使われるチャージ・ポンプ・ゲインのみが影 響があることがわかります。たとえば、チャージ・ポンプ・ゲインは標準モードで 100 µ A、ファー ストロック・モードで 800 µ A とすると、ファーストロックから外れることで生じるグリッチは、 ファーストロック・モードで電流を 100 µ A から 1600 µ A に増加させる場合と同じです。

グリッチはまた、ループ帯域幅が狭くなると小さくなります。このためいくつかの予期しない結 果が得られます。たとえば、ファーストロックを使うループ帯域幅 2kHz のループ・フィルタはル ープ帯域幅 4kHz のフィルタの 2 倍の時間かかって同期すると考えられます。しかし、これよりは短 くなることがあります。なぜなら、2kHz のループ・フィルタの方がファーストロック・グリッチが 小さいからです。ループ帯域幅が狭くなると、グリッチも同様に小さくなります。言いかえると、 4kHz ループ帯域幅のフィルタは 2kHz のループ・フィルタより高速に同期しますが、2 倍までは高 速化されないかもしれません。



図1 ファーストロック・モード切換時のグリッチ

ファーストロック・モード切換の最適タイミング

最適ロックアップ時間では、ファーストロック・モードは、このグリッチの大きさが PLL の過渡 応答でのリンギングの大きさ程になるような時間にモードを切り換えるべきです。ファーストロッ ク・モードからあまり早く復帰すると、ファーストロックの利点を十分生かせません。ファースト ロック・モードから復帰するのがあまり遅いと、グリッチの整定時間がロックアップ時間に占める 割合が大きくなり過ぎます。図 2 はファーストロック・グリッチを考慮したロックアップ時間を示 したものです。



図2 100µsの復帰時間を最適化したファーストロックの場合のロックアップ時間

ファーストロックを使う場合の欠点

帯域内位相ノイズの増大

ファーストロックは周波数切り換え時に高電流をスイッチする必要があるので、PLL は最大電流 モードより小さい電流設定で動作する必要があります。位相ノイズの章で述べたように、通常チャ ージ・ポンプ・ゲインを大きくするほど、帯域内位相ノイズがよくなります。

より高次のループ・フィルタ

ファーストロックを使う別の欠点は、3次以上のフィルタを作ると多くの利点があっても、ファ ーストロックさせるとうまく機能しない傾向があることです。したがって、ファーストロックは高 次フィルタのメリットがあまりない場合、最も有効です。

$\mathbf{M} = \sqrt{\frac{K\phi^*}{K\phi}}$	ループ帯域幅の増加	ロックアップ時間低減の 理論値	R2'
2:1	2 X	50 %	R2
3:1	3 X	67 %	$\frac{R2}{2}$
4:1	4 X	75 %	$\frac{R2}{3}$
M:1	мx	$100 \bullet \left(1 - \frac{1}{M}\right) \%$	$\frac{R2}{M-1}$

ファーストロックを使う利点

表2 ファーストロックを使う理論上の利点

表2でのファーストロックを使う理論上の利点は、期待される改善量の上限値を示すことができ る点にあります。なせなら、ファーストロック・モードから復帰する際に生じるグリッチを無視し ているからです。一般的には、チャージ・ポンプ電流が1Xから4X(M=2)に増えるファーストロッ クのタイプで、ファーストロックを使う利点は一般に約30%です。チャージ・ポンプ電流が1Xか ら16X (M=4) に増えるファーストロックのタイプでは、ファーストロックを使う利点は一般に約 50%近い改善が見られることです。これら一般的な値はナショナルセミコンダクター社製のPLLシ リーズ、LMX233XおよびLMX235Xに基づいています。

結論

ファーストロックは、最も問題のあるスプリアスのオフセット周波数がループ帯域幅の10倍以下 であるようなアプリケーションで最も効果があります。このような場合、より高次のフィルタを使 ってもあまり適切ではなく、スプリアスに対してもあまり効果がありません。スプリアスのオフセ ット周波数が搬送波から離れるほど、高次フィルタが実際的になります。

ファーストロックの使用でよく見落とされるもう1つの問題は、ファーストロックからの復帰時 に生じるグリッチです。これはアプリケーションに固有ですが、ロックアップ時間の大きな割合を 占めることがあります。

参考文献

[1] Davis, Craig, et.al. A Fast Locking Scheme for PLL Frequency Synthesizers. National Semiconductor AN-1000

112

13. 高電圧制御フィルタの簡単な方法

広帯域周波数同調器アプリケーションの多くでは、PLL が発生できる制御電圧より高い電圧を供給する必要があります。このためループ・フィルタにアクティブ・デバイスが必要になります。これらアクティブ・デバイスを使うとノイズが発生しますので、このノイズの影響を最小限にすることが重要です。オペアンプのノイズを下げるため、オペアンプの次段に3番目の極をおきます。本章では考えられるトポロジを示し AN-1001 を用いてループ・フィルタの回路定数を計算できることを示します。



図1 アクティブ・ループ・フィルタのトポロジ

AN-1001の方法および用語にしたがうと、このフィルタのインピーダンスは次のようになります。

$$\frac{Vtune}{Ido} = \frac{(1+s \bullet T2)}{s \bullet C1 \bullet (1+s \bullet T1)} \bullet \frac{T1}{T2} \bullet \frac{G}{1+s \bullet T3}$$
(26)

開ループ・ゲインは次式で与えられ、

$$G(s) \bullet H(s) = \frac{-Kpd \bullet Kvco \bullet (1+j\omega \bullet T2)}{\omega^2 \bullet C1 \bullet N \bullet (1+j\omega \bullet T1)} \bullet \frac{T1}{T2} \bullet \frac{G}{(1+j\omega \bullet T3)}$$
(27)

ループ・フィルタにアクティブ・デバイスがなかった場合に行ったように、数学的に近似する必要はない点に注意ください。また、この公式は係数 G を除くと(26)と同じです。すべての回路定数の値がこの式から計算できますので、回路定数は、VCO についてもともとのゲインがオペアンプ段のゲイン倍されているとして設計しているのとまったく同じになります。オペアンプとして選べるものには、LM6132/6142、LM833 などがあります。オペアンプを反転動作構成で使う場合は、位相比較器の極性を反対にしなければなりません。オペアンプを使うと R3 と C3 がフィルタの負荷になる問題を回避できるので、容量 C3 は C1/10 より大きく選ぶことができます。このため VCO 入力容量と R3 の熱雑音の影響を小さくできます。

参考文献

[1] Keese, William O. An Analysis and Performance Evaluation of a Passive Filter Design Technique for Charge Pump Phased Locked Loops (AN-1001)

14. **or** および**o**p 端子を用いるループ・フィルタの設計

はじめに

本章では位相比較器の差動出力 or および op を用いたループ・フィルタ設計と設計されたフィルタ の動作について調べます。 or と op については前章で論じました。このトポロジはチャージ・ポンプ をバイパスし、チャージ・ポンプの性能が悪い PLL で使用するとき最も利点を発揮します。出力電 流がうまく均衡しリークの少ないチャージ・ポンプを使った PLL では、チャージ・ポンプ出力を使 った他のアクティブ・ループ・フィルタのトポロジを推奨します。アクティブ・フィルタを使うの は、一般には VCO の制御電圧を大きくするためです。

ループ・フィルタ・トポロジ



図1 使用するアクティブ・フィルタのトポロジ

フィルタのインピーダンスは次のようになります。 $Z(s) = \frac{1+s \cdot T2}{s \cdot T1}$ ここで、 T2 = R2 • C T1 = R1 • C 開ループ応答は、 $G(s) \cdot H(s) = \frac{K\phi \cdot Kvco \cdot (1+s \cdot T2)}{N \cdot T1 \cdot s^2}$ 位相余裕度を ϕ とすると、 $\omega c \cdot T2 = tan\phi$ ここで we け関ループ帯城幅古かわた関ループ応答が 1 にたる関連物です。この式を前の式

ここでωc は閉ループ帯域幅すなわち開ループ応答が 1 になる周波数です。この式を前の式に代入 すると次式が得られます。

 $T1 = \frac{K\phi \bullet Kvco}{N \bullet \omega c^2 \bullet \cos \phi}$

したがって、容量を選ぶと、抵抗は時定数 T1 および T2 で決まります。

 $R1 = \frac{T1}{C}$ $R2 = \frac{T2}{C}$

過渡応答

このフィルタの過渡応答は、N 分周器の分周比を変えて周波数シンセサイザがある周波数から別 の周波数に遷移するのに要する時間で表されます。この時間を計算するため、閉ループ応答特性に ステップ応答をかけます。これは従来の 2 次モデルを表します。このループ・フィルタのトポロジ では、2 次モデルで正確なモデルになり近似ではありません。固有周波数と減衰係数のこれらの値 は、本書の前半でロックアップ時間を求めた章で説明した 2 次モデルに代入することができます。

閉ループ応答は次のようになります。

2	Kφ ● Kvco	(1 + s)	• T2)
	N	T	l
2	$K\phi \bullet Kvcc$	$b \bullet T2$	<u> К</u> ф • Кvco
s + s	$N \bullet T$	î +	$N \bullet T1$

従来の制御理論を用いてゼロ点の効果を無視すると、過渡応答は次のように表されます。ゼロ点は オーバーシュートに対し大きな影響がありますが、ロックアップ時間にはほとんど影響ありません。

$$\eta = \frac{\omega n \bullet R2 \bullet C}{2}$$
$$\omega n = \sqrt{\frac{K\phi \bullet Kvco}{N \bullet C \bullet R1}}$$

結論

位相比較器の差動出力を使うオペアンプ設計についての設計方程式を示しました。アクティブ・ ループ・フィルタ設計には別の方法もありますが、多くのユーザはこの特別な場合の設計の方がな じみがあるので、こちらの方が好まれます。また、出力の状態にも注意した方がよいでしょう。た とえば、このタイプのループ・フィルタをナショナルセミコンダクター社の LMX2301/05/20/25 PLL と併用するときは、 φr と φp を反対にする必要があります。

参考文献

[1] AN535 Phase-Locked Loop Design Fundamentals Motorola Semiconductor Products, 1970

オペアンプ・フィルタ設計

以下の値を入力します。

$Kvco := 10 \cdot \frac{MHz}{volt}$	制御定数の入力
κφ ≔ 4·volt	位相比較器ゲイン。2*πで割りません。
Fout := 700 MHz	RF 出力周波数。√(Fmax+Fmin)に等しい値を選択。
Fcomp := 100 ·kHz	比較周波数
Fc := 2·kHz	ループ帯域幅の選択
¢ ∶= 45·deg	度単位の位相余裕度
計算	
Fout	

N := Fcomp	$N = 7 \bullet 10^3$	$\omega_{c} := 2 \cdot \pi \cdot Fc$	C := 2	90. JbL
T2 := $\frac{\tan(\phi)}{\omega c}$	$T1 := \frac{K}{N \cdot \omega}$	φ·Kvco c ² ·cos(φ)	$R1 := \frac{T1}{C}$	$R2 := \frac{T2}{C}$

回路定数の計算

	R1 = 255.875°k Ω	$R2 = 397.887 \circ k\Omega$	C = 200 °pF
--	-------------------------	------------------------------	-------------

ループ・パラメータの定義

$1 + C \cdot R2 \cdot i \cdot \omega$	
$Z(\omega) := \frac{1}{\text{R1 i } \omega \cdot C}$	ループ・フィルタ・インピーダンス

 $G(\omega) := \frac{K\phi \cdot Kvco \cdot Z(\omega)}{i \cdot \omega} \qquad 順方向ループ・ゲイン$ $CL(\omega) := \frac{G(\omega)}{1 + \frac{G(\omega)}{N}} \qquad 閉ル- \mathcal{I} \cdot \mathcal{I} \cdot \mathcal{I}$ $CL(S) := \frac{G(S)}{1 + H(S) \cdot G(S)}$

開ループ・ゲインを dB 単位で再計算

PM (S) := 180 - | arg(OL (S)) | $\cdot \frac{180}{\pi}$



15. Do 端子とオペアンプを使った別のアクティブ・フィルタ設計

はじめに

この方法は、電圧チャージ・ポンプを使用した古いアプリケーション・ノートに述べられている 方法に似ていることもあってよく使われています。また、この方法では、チャージ・ポンプの出力 に電源電圧の半分のバイアス電圧を加えることができます。このようにすると、チャージ・ポンプ がうまくバランスがとれスプリアスが低くなります。

本章では、2 つの異なる方法を説明します。どちらもオペアンプの出力範囲まで電圧を振ること ができます。最初に示す方法は、単純で本書の最初の方で説明したのとまったく同じ設計方程式を 用いる利点があります。第 2 の方法も示しますが、トポロジが同じなので用いられるもので、回路 容量をより簡単に求めることができます。

回路図



図1 第1の方法のアクティブ・フィルタ



図2 第2の方法のアクティブ・フィルタ

回路定数の解

Vfilt

Vfiltは、抵抗分圧器を使って Vcc/2 と等しくします。このように値を選ぶのは、チャージ・ポンプの出力電流不均衡を最小にする必要があるためです。

伝達関数

どのフィルタ・トポロジを選択するかにかかわらず、伝達関数は同じ形に表せます。図 1 のトポ ロジの場合、

 $Z(s) = \frac{1 + s \bullet C2 \bullet R2}{s \bullet C1 \bullet (1 + s \bullet C2 \bullet R2) \bullet (1 + s \bullet C3 \bullet R3)} = \frac{1 + s \bullet T2}{s \bullet C1 \bullet (1 + s \bullet T1) \bullet (1 + s \bullet T3)} \bullet \frac{T1}{T2}$

図2のトポロジの場合、

 $Z(s) = \frac{1 + s \cdot (C2 \cdot R2 + C1 \cdot R2)}{s \cdot C1 \cdot (1 + s \cdot C2 \cdot R2) \cdot (1 + s \cdot C3 \cdot R3)} = \frac{1 + s \cdot T2}{s \cdot C1 \cdot (1 + s \cdot T1) \cdot (1 + s \cdot T3)}$

これは AN-1001 の伝達関数とまったく同じですが、時定数は違います。これは、双対性により、時 定数の解を求め、次に回路定数を求めることができることを意味します。PLL 設計の高精度な方程 式の章と AN-1001 とから、

$$T1 = \frac{\sec\phi - \tan\phi}{\omega c \bullet (1 + T31)}$$
$$T3 = T1 \bullet T31$$
$$T2 = \frac{1}{\omega c^2 \bullet (T1 + T3)}$$
$$C3 = \frac{C1}{3}$$

実際には、上の式は設計の目安にしかすぎません。オペアンプがあるので、VCO入力容量の影響 とR3の熱雑音を最小限にするように、C3はより大きい値を選んでもよいでしょう。

$$R3 = \frac{T3}{C3}$$

上の式はどちらのフィルタ・トポロジにも当てはまります。図 1 のトポロジに固有の式を以下に示します。

$$C 1 = \frac{T 1}{T 2} \bullet \frac{K \phi \bullet Kvco}{N} \bullet \sqrt{\frac{1 + (\omega c \bullet T 2)^2}{(1 + (\omega c \bullet T 1)^2) \bullet (1 + (\omega c \bullet T 3)^2)}}$$

$$C2 = C1 \bullet \left(\frac{T2}{T1} - 1\right)$$

$$R2 = \frac{T2}{C2}$$
以下には、図 2 のトポロジに固有な式を示します。これらは連立方程式を解くと得られます。

$$C 1 = \frac{K \phi \bullet Kvco}{N} \bullet \sqrt{\frac{1 + (\omega c \bullet T 2)^2}{(1 + (\omega c \bullet T 1)^2) \bullet (1 + (\omega c \bullet T 3)^2)}}$$
$$R2 = \frac{T2 - T1}{C1}$$
$$C2 = \frac{T1}{R2}$$

結論

アクティブ・フィルタについて 2 つのループ・フィルタ・トポロジを示しました。これら 2 つの 方法は、オペアンプの動作点をチャージ・ポンプの供給電圧の中心にして、最適なスプリアス特性 が得られるという利点があります。これらの方法のうちいずれを選択するかは、必要な容量の大き さによります。これらの方法どちらでも C1、C3、R3 については同じ回路定数の値が得られますが、 第 2 の方法では常に、C2 の値はより小さく、また R2 の値はより大きくなります。

Do 端子のあるオペアンプ・フィルタ設計

これらの値を入力します。

$Kvco := 44 \cdot \frac{MHz}{volt}$	ここに制御電圧を入力
κφ := 5·mA	位相比較器ゲインを入力。2*πで割りません。
Fout := 2441 ·MHz	RF 出力周波数。√(Fmax*Fmin)に等しく選びます。
Fcomp := 500 ·kHz	比較周波数
Fc := 20 ·kHz	真のループ帯域幅を kHz 単位で入力。Fp は入力しません。
¢ := 50 ·deg	位相余裕度。デフォルト 50 度
T31 := .5 計算	極 T3 と T1 の比。2 次フィルタでは0、3 次フィルタでは1 までの値を選びます。
$N := \frac{Four}{Fcomp}$	$\omega_{c} := 2 \cdot \pi \cdot Fc$

$$T1 := \frac{\frac{1}{\cos(\phi)} - \tan(\phi)}{\omega_{C}} \cdot \frac{1}{1 + T31}$$
$$T3 := T1 \cdot T31$$

$$T2 := \frac{1}{(\omega c^2 \cdot (T1 + T3))}$$

得られる値

パラメータ	時定数	フィルタの極	フィルタのゼロ
	T1 = 1.931•10 ⁻⁶ •sec	$\frac{1}{1}$ = 82.424°kHz	$\frac{1}{$
2	T2 = 2.186•10 ⁻⁵ •sec	T1 ·2·π 1	T2 ·2·π
$N = 4.882 \cdot 10^{3}$	T3 = 9.655•10 ⁻⁷ •sec	$\frac{1}{\text{T3 } \cdot 2 \cdot \pi} = 164.849$ kHz	







R2	:= ^{T2}	$C3 := \frac{C1}{}$	R3 := $\frac{T3}{}$
112	C2	10	C3

回路定数

C1 = 72	L0.883°pF	$C2 = 7.338 \circ nF$	C3 = 71.088°pF

 $\texttt{R2} = 2.979 \circ \texttt{k} \Omega \qquad \texttt{R3} = \texttt{13.581} \circ \texttt{k} \Omega$

ループ・パラメータの定義

ループ・フィルタ・インピーダン

順方向ループ・ゲイン

閉ループ・ゲイン

$$Z (\omega) := \frac{1 + R2 \cdot C2 \cdot i \cdot \omega}{(1 + i \cdot \omega \cdot T1) \cdot (1 + i \cdot \omega \cdot T3) \cdot i \cdot \omega \cdot (C1 + C2)}$$

$$G (\omega) := \frac{K \phi \cdot Kvco \cdot Z (\omega)}{i \cdot \omega}$$

$$CL (\omega) := \frac{G (\omega)}{1 + \frac{G (\omega)}{N}}$$

帯域幅と位相余裕度

$$\omega := 10.0 \text{ kHz}$$
ループ帯域幅の初期予測値 $\omega c := root(|G(\omega)| - N, \omega)$ $\frac{\omega c}{2 \cdot \pi} = 20 \circ \text{kHz}$ ループ帯域幅 $\frac{180}{\pi} \cdot \arg(G(\omega c)) + 180 = 49.443$ 位相余裕度

ボード線図の表示

 $_{\rm X}$:= 1·Hz ,100·Hz .. $\frac{10\cdot\omega\,c}{}$ 2 ·π 開ループ・ゲインと位相余裕度 100 ωc 90 2π 80 70 60 50 40 30 20 10 0 -10 -20 -30 -40 -50 1<u>00</u>開ループ・ゲイン 1•10⁴ 1•10⁵ 1•10⁶ 位相余裕度 0 dB







回路定数

C2 = 0.78•nF

 $C1 = 8.049 \cdot 10^3 \circ pF$

C3 = 804.929°pF

R2 = 2.476•k Ω

R3 = 1.199•k Ω

ループ・パラメータの定義

ループ帯域幅の 初期予測値

ループ帯域幅

 $\omega := \omega_c$ $\frac{\text{root}(| \text{ CL } (\omega)| - \text{N}, \omega)}{2 \cdot \pi} = 25.555 \text{ okHz}$ 0dB 帯域幅 $\frac{180}{\pi} \cdot \arg(G (\omega_{\rm C})) + 180 = 49.443$ 位相余裕度 ボード線図の表示 $\mathbf{x} \mathrel{\mathop:}= 1 \cdot \mathbf{Hz} \ \text{,100} \cdot \mathbf{Hz} \ \dots \frac{10 \cdot \boldsymbol{\omega}_{\text{C}}}{2 \cdot \pi}$ 開ループ・ゲインと位相余裕度 106 90 <u>ω</u>с 2.π 80 70 60 50 40 30 20 10 0 -10 -20 -30 -40 -50 - 3 - 5 _ 4 - 6

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

16. 高電圧制御フィルタの設計

はじめに

本章では、高電圧制御フィルタの設計について説明します。高電圧とは、PLL の Vp 端子に加え られる電圧より高い任意の電圧とします。この最大定格は 6.5V で製造プロセスにより制限されます。 しかし、同調範囲が広帯域なアプリケーションや位相ノイズ特性をよくするため VCO に高電圧を必 要とするアプリケーションには、このように電圧を高くすることが望ましい場合があります。ルー プ・フィルタにどのようなアクティブ・デバイスを挿入してもノイズが混入します。Vpp は、高く なった電圧を示し、30V に達することもあります。

回路トポロジ

この設計では Do 端子を使い、PLL のφr および φp 出力は必要としません。これを示したものが以下の図です。オプションの 20k Ω抵抗を使うと位相ノイズが下がることがあります。



図1 アクティブ・フィルタ・トポロジ

開ループ・ゲインを表す式を以下に示します。

 $G(s) \bullet H(s) = \frac{-K\phi \bullet Kvco \bullet (1+s \bullet T1)}{\omega^2 \bullet N \bullet C1 \bullet (1+s \bullet T2) \bullet (1+s \bullet T3)}$

ここで $T1 = (C1 + C2) \bullet R2$ $T2 = C2 \bullet R2$ $T3 = R3 \bullet C3$

この式は次のような入れ替えを行うと AN-1001 の(20)と同じであることに注意ください。

T1 ==>*T*2 T2 ==>*T1* T3 ==> T3 Kvco = *Kvco* ● *T1/T2* ==> *Kvco* ● T2/T1

ここで、太字のイタリック体は、AN-1001 で用いられた記号を表しています。AN-1001 で上式それ ぞれの右辺で太字のイタリック体の記号を見つけます。次に、式の左辺部を代入します。これで正 しい結果が得られますが、時定数には回路定数の点から別の定義があると理解しておく必要があり ます。したがって、回路定数を求めるときは、本章の定義を用いなければなりません。双対性から、 AN-1001 とフィルタ設計の章で使われたのと同じ式を用いて、次のような式が得られます。

 $T2 = \frac{\sec \phi - \tan \phi}{1} \bullet \frac{1}{1}$ ШC 1+T32 $T3 = T2 \bullet T32$ $T1 = \frac{1}{\omega c^2 \bullet (T2 + T3)}$ C1= $\frac{K\phi \bullet Kvco}{\omega c^2 \bullet N} \bullet \sqrt{\frac{1+\omega c^2 \bullet T1^2}{(1+\omega c^2 \bullet T2^2) \bullet (1+\omega c^2 \bullet T3^2)}}$ $C2 = \frac{T2}{T1 - T2} \bullet C1$

C3の値は、VCO入力容量とR3の熱雑音との影響が小さくなるように選びます。 $C_3 = \frac{C_1}{2}$ (この式は C3 を決める際の設計上の目安に過ぎません。選択は任意です。) $R2 = \frac{T2}{C2}$ $R3 = \frac{T3}{C3}$

これらの式で、Rppを除く回路定数が完全に決まります。Rppの働きが何かは、明白ではありま せん。Rpp は追加電流を供給し、また使われているトランジスタにも依存するかもしれません。手 始めに、Rpp=10kΩとしてみます。Rppを大きくしすぎると、回路が不安定になり、搬送波が周波 数スペクトラムの周囲を動き回ります。Rpp を小さくしすぎると、電流を消費し過ぎてしまいます。 高電圧 Vpp は Rpp を通して接地される点に注意ください。

減衰率と固有周波数も同様に計算できます。

$$\omega n = \sqrt{\frac{K\phi \bullet Kvco}{N \bullet C1}} \qquad \xi = \frac{R2 \bullet (C1 + C2)}{2} \bullet \sqrt{\frac{K\phi \bullet Kvco}{N \bullet C1}}$$

結論

ここでは高電圧制御フィルタの設計を示しました。コストとフィルタのノイズを下げるためには、 オペアンプではなくトランジスタを使います。パッシブ・フィルタと同じようにパラメータを定義 すると、すべての回路定数を決めることができます。この設計は実際にはあまり使われませんし、 いくつかのオペアンプ設計ほど直感的に理解もできません。しかし、この回路は実際に使われてい ます。さらに工夫すれば、この回路によって低コストで低ノイズを得られます。

高電圧 PLL 設計

以下の値を入力する必要があります。

$Kvco := 12 \cdot \frac{MHz}{volt}$	VCO の制御計数を入力します。
K ¢ := 1 mA	位相比較器ゲインを入力します。2*πでは割りません。
Fout := 150 MHz	RF 出力周波数。√(Fmax*Fmin)と等しく選びます。
Fcomp := 500 kHz	比較周波数。
Fc := 2·kHz	真のループ帯域幅を kHz 単位で入力します。Fp は入力しません。
ϕ := 50 deg	位相余裕度。デフォルト 50 度
T3T2 := .5	極 T3 と極 T2 の比 2 次フィルタの場合 0 、最大値 1
Vp := 30 volt	Vp の値を入力します。

計算

$$N := \frac{Fout}{Fcomp} \qquad \omega_{C} := 2 \cdot \pi \cdot Fc$$

$$T2 := \frac{\left(\frac{1}{\cos(\phi)}\right) - \tan(\phi)}{\omega_{C}} \cdot \frac{1}{1 + T3T2} \qquad T3 := T2 \cdot T3T2$$

$$T1 := \frac{1}{(\omega_{C}^{2} \cdot (T2 + T3))} \qquad Rp := \frac{Vp}{30 \cdot volt} \cdot 22 \cdot k\Omega$$

$$C1 := \frac{K \phi \cdot Kvco}{\omega_{C}^{2} \cdot N} \cdot \left[\frac{1 + \omega_{C}^{2} \cdot T1^{2}}{(1 + \omega_{C}^{2} \cdot T2^{2}) \cdot (1 + \omega_{C}^{2} \cdot T3^{2})}\right]^{\frac{1}{2}} \qquad C2 := C1 \cdot \frac{T2}{T1 - T2}$$

$$R2 := \frac{T2}{C2} \qquad C3 := \frac{C1}{10} \qquad R3 := \frac{T3}{C3}$$

計算値

 $\label{eq:c1} \texttt{C1} = \texttt{714.484} \texttt{onF} \qquad \texttt{C2} = \texttt{69.213} \texttt{onF} \qquad \texttt{C3} = \texttt{71.448} \texttt{onF} \qquad \texttt{R2} = \texttt{0.279} \texttt{ok} \Omega \qquad \texttt{R3} = \texttt{0.135} \texttt{ok} \Omega$

シミュレーション

j:= 20..120

x := 10 ·Hz

$$G(\omega) := \frac{K \vee CO \cdot K \phi \cdot (1 + \omega \cdot i \cdot T1)}{(\omega \cdot i)^2 \cdot C1 \cdot (1 + \omega \cdot i \cdot T2) \cdot (1 + \omega \cdot i \cdot T3)}$$

$$CL(\omega) := \frac{G(\omega)}{1 + \frac{G(\omega)}{N}}$$

$$\omega c := \operatorname{root} \left(\frac{|G(x)|}{N} - 1, x \right)$$

$$\phi := 180 - \left| \arg(G(\omega c)) \cdot \frac{180}{\pi} \right|$$

$$\omega n := \sqrt{\frac{K \phi \cdot K \vee CO}{N \cdot C1}} \qquad \zeta := \frac{R2 \cdot (C1 + C2)}{2} \cdot \omega n$$

計算結果



PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor 132





133

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor 134

17. 同期検出回路の構成と解析

はじめに

ナショナルセミコンダクター社の LMX233X を始めとする多くの PLL には、アナログの同期検出 端子がありますが、同期しているかどうか示すロジック・レベルの信号は出力しません。このため、 アナログ同期検出回路の信号がロジック回路で判別できるようにするため、外部回路が必要です。 本章では、そのような回路の設計とシミュレーションについて検討します。

LMX233X の FoLD 端子を使った同期検出

FoLD 端子に可能な機能の 1 つは、外部回路と連携して PLL が同期しているかどうか示す安定した信号を発生するために使われる出力を出すことです。FoLD 端子の同期検出モードが選択されていると、FoLD 端子は、ほとんどの時間ハイ状態で、周波数がリファレンス周波数に等しいと幅の狭いパルスが出るような信号を出力します。これらのパルスはチャージ・ポンプへの入力電圧を表し、PLL のφ_rおよびφ_n出力の OR 関数をとることで作り出されます。

PLL が同期状態にあると、これらのパルスは、パルス幅で 25~50ns のオーダーで、この値は所定の アプリケーションでは一定ですが、VCO ゲイン、ループ・フィルタ伝達関数、位相比較器ゲイン、 その他の要因に基づいていろいろな値をとります。

PLL が同期状態にないとき、これらのパルス幅の平均値が変わります。PLL が同期状態から外れ ているという情報は、各パルスの中にはなく、パルス列から計算される平均パルス幅にあります。 パルス幅の平均値がどれくらい変動し回路がどれくらい感度があるかをおおまかに推定するため、 任意の所定時間でのパルス幅の平均変化量を N カウンタと R カウンタの周期の差で近似することが できます。この結果は、位相比較器の性能に関する前の章で説明しました。つまり、次のような関 係があります。

$$Tlow - Tloc = \frac{1}{Fcomp} - \frac{N}{Fout}$$
(1)

同期検出回路の構成

同期検出回路で本アプリケーション・ノートで検討しているタイプの基本的考え方は、基準周波数の数周期にわたって積分し、DC 値を蓄積して、比較器でしきい値と比較することです。各パルスの平均 DC 値の占める割合は、パルス幅以外の時間と比べてたいへん小さいので、感度を最大にするためには、時定数を不均衡に設定する必要がある場合があります。推奨する回路を以下に示します。PLL の中には、同期出力がオープン・ドレインになっているものもあり、ダイオードの必要がありません。その他、デジタルの同期検出がある PLL もあり、外部の同期検出回路はまったく必要ありません。



図1 同期検出回路

同期検出回路の理論動作

LD 端子がロー電圧 Vol になると、ダイオードが導通し、R2≫R1 ならば次式が成り立ちます。

$$V_{out} = R_{l} \bullet C \bullet \frac{\partial V_{out}}{\partial t}$$

$$(2)$$
これによって次のような解が得られます。
 $V_{n+1} = V_{L} + (V_{n} - V_{l}) \bullet \beta$
ここで
 $V_{n+1} = \mu - \cdot パ ル X の 終端電圧$
 $V_{n} = \mu - \cdot パ \mu X の 開始電圧$
 $V_{L} = V_{D} + V_{0L}$
 $V_{D} = \vec{\sigma} \cdot \vec{T_{L}}$
 $T_{L} = \mu - \cdot \mathscr{N} \mu X \sigma \beta 続時間$
 $\beta = e^{-\frac{T_{L}}{Rl \bullet C}}$
(3)

同様に、LD 出力がハイになるとき、同じように解析できて、
 $V_{n+1} = V + (V_{n} - V) \bullet \alpha$
ここで
 $V_{n+1} = n \cdot \mathcal{N} \mu X \sigma 0 終端電圧$
 $V_{n} = n \cdot \mathcal{I} \cdot \mathcal{N} \mu X \sigma 0 開始電圧$

$$T_{H} = ハ イ \cdot パルスの持続時間$$
(4)

$$\alpha = e^{-\frac{T_H}{R2 \bullet C}}$$

帰納法を当てはめると、何サイクルもあとでは、信号出力は V_{High} と V_{Low} の間を振動します。 $V_{high} - V_{low}$ はリップルと呼ばれます。

$$V_{High} = V_L + \frac{(1-\alpha)\bullet(V-V_L)}{1-\alpha\bullet\beta}$$

$$V_{Low} = V + \frac{(1-\beta)\bullet(V_L-V)}{1-\alpha\bullet\beta}$$
(5)

同期検出回路の設計

回路設計のためには、次のような情報が必要です。

 T_{lock}
 同期状態でのパルス幅。これは4倍電流モードで25 ns 程度、1倍電流モードで50 ns 程 度になるはずです。

T_{switch} 検出されるべき LD パルスの幅

- V
high「遷移点」。非同期状態では、最大出力電圧は V
high になります。同期状態では、出力
電圧はもっと高くなるはずです。
- リップル $V_{high} V_{low}$. これは、数百 mV の値になります。リップルが大きすぎるような設計では ノイズの多い回路になり、一方リップルが小さすぎると、 V_{low} と V_{high} の最終整定値に収 束するまでの時間が長すぎる回路になります。
- V_{high} と V_{low} について上の式を用いると、次式が得られます。

$$\alpha^{2} \bullet A + \alpha \bullet B + C = 0$$
where
$$A = K \bullet (V_{L} - V_{High})$$

$$B = V - V_{High} - K \bullet V_{L} + K \bullet V_{High}$$

$$C = V_{High} - V$$

$$K = \frac{V - V_{low}}{V_{High} - V_{Low}}$$

$$\alpha = \frac{-B + \sqrt{B^{2} - 4 \bullet A \bullet C}}{2 - 4 \bullet A \bullet C}$$

 $\begin{aligned} \alpha &= 2 \bullet A \\ \beta &= 1 + (\alpha - 1) \bullet K \end{aligned}$

これらの式から、Cを決める必要があります。Cを決めれば、他の回路定数も求まります。

(6)

$$R1 = \frac{-T_L}{C \bullet \ln(\beta)}$$
$$R2 = R1 \bullet \frac{\ln \alpha}{\ln \beta} \bullet \frac{T_H}{T_L}$$

<u>電圧</u>	volts	<u>時間</u>	nS	設計仕様	volts	
Vd	0.7	T _L	55	遷移点(ハイ)	2.1	
Vol	0.5	T _H	1600	リップル電圧	0.1	
V	4.1					
<u>定数</u>		回路定数	pF	<u>計算值</u>		
k	2.3333	C1 選択	220	R1	2.12	$k\Omega$
а	-2.1			R2	149.1	$k\Omega$
с	-2			遷移点(ロー)	2	Volts
α	0.9524					
β	0.8889					

表1 典型的な同期検出回路設計

設計を終えたあと、同期状態での最低電圧 Vlow(同期時)が非同期状態で得られる最大電圧 Vhigh(非同期時)より高くなることを確認する必要があります。

シミュレーション

この設計のシミュレーションを以下に示します。LDパルスの幅を正確に見積もるのは難しいため、 誤差範囲が大きくならざるを得ない点にも注意ください。さらに、次に示すように、システムが最 終状態へ整定するのには時間がかかります。

パラメータ Volts			回路定数		<u>時間</u>	nS	<u>定数.</u>		Volts	同期時のパラメータ		メータ	
Vd	0.7	С	220	pF	T _L	55		α	0.9524	T _{lock}	25	ns	
Vol	0.5	R1	2.1	$k\Omega$	T _H	1600		β	0.8888	β _{lock}	0.9478	8 V	
V	2.1	R2	149	$k\Omega$									
Vstart	4.5												
<u>繰り返</u>	<u>Vhigh</u>	<u>Vlow</u>		繰り返	<u>Vhigh</u>	Vlo	<u>Vlow</u>		同	同期時のパラメータ			
<u>し回数</u>				し回数									
0	2.5000	2.3554	Volts	8	2.2051	2.09	33	Volts	Vhi	gh 2	2.0996	Volts	
									Fin	al			
1	2.4385	2.3007	Volts	9	2.1889	2.07	89	Volts	Vlo	w 1	.9995	Volts	
									Fin	al			
2	2.3864	2.2545	Volts	10	2.1751	2.06	67	Volts	Ripp	ole 0	0.1001	Volts	
3	2.3424	2.2153	Volts	11	2.1635	2.05	64	Volts	Vlo	ck 2	2.5451	Volts	
4	2.3051	2.1822	Volts	12	2.1537	2.04	76	Volts					
5	2.2735	2.1541	Volts	13	2.1454	2.04	02	Volts					
6	2.2468	2.1304	Volts	14	2.1384	2.03	40	Volts					
7	2.2242	2.1103	Volts	15	2.1324	2.02	87	Volts					

表2 典型的な同期検出回路のシミュレーション

結論

本章では同期検出回路についていくつかの概念を調べました。設計に際しては、パルス幅がどれ くらい変化するかある程度把握しておく必要があります。そのような計算のあと、回路定数が求ま ります。シミュレーションの項で見たように、回路の感度と回路の応答時間との間にはトレード・ オフの関係があります。

このような外部回路を不要にするデジタル同期検出機能が付いた PLL もあります。また、出力が オープン・ドレインになっており、ダイオードが必要ない PLL もあります。

PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor 140

18. PLL におけるインピーダンス整合の問題および技法

はじめに

本章では VCO と PLL をインピーダンス整合させる場合の問題について議論します。ほとんどの 場合、VCO は 50 Q の出力インピーダンスがあります。しかし、PLL の入力はたいてい純粋な実数イ ンピーダンスではなく、50 Q でもありません。本章では、このために引き起こされる課題と問題に ついていくらか検討し、また一般的なインピーダンス整合の技法を紹介します。PLL が 50 Q に近い 入力インピーダンスを持っていない場合、いろいろな種類の混乱が生じます。たとえば、VCO の出 力電力レベルは、一般には 50 Q 負荷に対し規定されています。また、PLL の感度をテストするとき は、しばしば PLL が 50 Q 負荷であると仮定して電力を計算します。



図1 VCO と PLL との間の回路



図2 PLL における一般的入力インピーダンスを示すスミス・チャート

図 2 にのスミス・チャートから、入力インピーダンスは 50Ωからほど遠く、また周波数依存性が あることがわかります。非常に一般的なことですが、PLL の入力インピーダンスは虚数部が負にな る、すなわち容量性です。

不整合負荷の問題

本章では、配線インピーダンスは 50 Qを想定しますが、PLL のインピーダンスは多少ずれている と仮定します。信号周波数が低い場合は、あまり問題になりません。しかし、信号が GHz の範囲に 入ると、インピーダンス整合問題が共通して起こります。GHz 帯域では、PLL のインピーダンスが 50 Qから大きく外れると、数 cm 以上の配線が問題になります。一般にこれによって PLL 内で電力 損失が起こり、感度に問題が生じます。また、VCO も高調波を出すため、不整合が十分大きいと、 VCO の高次高調波でプリスケーラがミスカウントを起こします。ほとんどの場合では整合回路はま ったく必要ありません。PLL がどれくらい 50 Q線路に整合しているか調べる方法の 1 つは、反射係 数を計算することです。

 $\rho = \sqrt{\frac{(Ra - Ro)^2 + Xa^2}{(Ra + Ro)^2 + Xa^2}} = \sqrt{\frac{反射電力}{透過電力}}$

上の公式は、伝送線路のインピーダンスが Ro で PLL のインピーダンスが Ra+j・Xa を想定してい ます。反射係数が1ならば、PLL には電力が入力されず、反射係数が0ならば、全電力が PLL に入 力されます。反射係数が大きすぎると問題になります。これらの問題は、VCO と PLL との間が長距 離配線されているときに最も顕著です。

インピーダンス整合のとり方

インピーダンス虚数部の除去

一般性を失うことなく、VCOの出力インピーダンスとPLLの入力インピーダンスとの両方を実数 であると想定できます。これが成り立たない場合、直列にコンデンサまたはインダクタを挿入し虚 数部を打ち消すことができます。一般にPLLには負のリアクタンスがあり、その場合インダクタを 直列に挿入し、負のリアクタンスを打ち消すことができます。インダクタによってコストが上がる 傾向がありますが、PLLの負性リアクタンスがかなり大きくならない限り、インダクタは必要あり ません。最大 2 つまでの素子で、信号源と負荷の両方のリアクタンスを打ち消すことができます。 非常に一般的な場合として、配線と VCO がどちらも 50Ωで PLL が少しずれている場合があります。 この場合、インピーダンス整合回路を PLL のできるだけ近くに配置することは非常に理にかなって います。 固定周波数で完全整合する2つの実数負荷



図1 典型的なインピーダンス整合回路

この種の整合では、周波数を指定しなければなりません。また、これは負荷抵抗が信号源抵抗より 大きいことを前提にしている点に注意ください。この前提が成り立たない場合、インダクタ L はコ ンデンサ C の右側でなく左側に移し、負荷抵抗と信号源抵抗を入れ替える必要があります。整合回 路は負荷と信号源どちらも整合インピーダンスに見えるように設計します。これから L と C とにつ いての方程式 2 つ、未知数 2 つの連立方程式が得られます。負荷が負性リアクタンスで、また信号 源より抵抗が小さい場合は、インダクタ L を適当な値だけ大きくして負性リアクタンスを補償する とよいでしょう。

 $\frac{Ro}{1+s \bullet C \bullet Ro} + s \bullet L = Rload$ $\frac{s \bullet L + Rload}{s^2 \bullet L \bullet C + s \bullet Rload \bullet C + 1} = Ro$

これらの連立方程式を解くと次式が得られます。

$$C = \frac{\sqrt{\frac{Ro}{Rload} - 1}}{\omega \bullet Ro}$$
$$L = C \bullet Ro \bullet Rload$$

抵抗パッド

前項の方法は、任意の負荷を任意の信号源に正確に整合させることができますが、インダクタが 高価で、固定された周波数と PLL のインピーダンスとについてのみ設計されるので、あまり使われ ません。負荷の入力インピーダンスが大きく変化すると、この回路は最適化されなくなってしまい ます。抵抗パッドは、正確な整合はとれない方法ですが、インピーダンスの変動をうまく処理でき ます。抵抗パッドの最大の欠点は、VCOの出力電力を犠牲にしなければならないことです。VCO 電力を犠牲にするほど、抵抗パッドの整合能力が大きくなります。



図2 一般的な抵抗パッド

抵抗パッドでは、パッドの減衰度が規定されており、信号源と負荷の両方のインピーダンスを Ro、 通常 50Ωと仮定して設計します。抵抗値は次式を満足します。

R1||(R2+R1||Ro) = Ro $\frac{(R1||Ro) \bullet R1}{R1+R2+R1||Ro} = 10^{\frac{Atten}{20}} = K$

これらの式において、Roは信号源インピーダンス、Attenはパッドの減衰度、x || y は 2 つの回路 素子の並列合成を表します。素子 R1、R2 は次のように求められます。

$$R1 = Ro \bullet \frac{K+1}{K-1}$$

$$R2 = \frac{2 \bullet Ro \bullet R1}{R1^2 - Ro^2}$$

結論

インピーダンス整合回路は、通常 PLL を VCO に整合させるためには必要としませんが、それら が必要な場合もあります。VCO と PLL との間の配線長が波長の 1/10 に近くなると、配線が長いと 見なされ、結果として整合が問題になります。VCO の出力電力に十分余裕があれば、抵抗パッドを 使うと、経済的でプロセス変動に影響を受けにくい対応策になります。それ以外の場合で、PLL が VCO と大きな不整合を起こしているときは、インダクタとコンデンサを使うことにより、良好な整 合をとることができます。

参考文献

[1] Danzer, Paul (editor) *The ARRL Handbook (Chapter 19)* The American Radio Relay League. 1997
19. PLL ループ・フィルタのラウスの安定性

はじめに

ループ・フィルタを不安定にする要因は2つあります。第1に比較周波数の約1/3以上のループ 帯域幅で設計してしまうことです。第2に閉ループ系の極が複素平面上で右側の面に入ってしまう ようにループ・フィルタを設計してしまうことです。このような場合は、少なくとも3次フィルタ について言えば、位相余裕度が小さすぎるとき起こります。本章の目的としてラウス安定度という 用語は、閉ループ伝達関数のすべての極が複素平面上の左側の面にある系について述べたものです。 本章では、ラウスの安定条件による制約について説明します。

安定係数の計算

3次フィルタの開ループ伝達関数は次のようになります。

 $G(s) = \frac{N \bullet K \bullet (1 + s \bullet T2)}{s^2 \bullet (1 + s \bullet T1) \bullet (1 + s \bullet T3)}$

ここで

 $K = \frac{K\phi \bullet Kvco}{N \bullet (C1 + C2 + C3)}$

閉ループ伝達関数は以下のようになります。

 $\frac{G(s)}{1+G(s)_{N}} = \frac{N \cdot K \cdot (1+s \cdot T2)}{s^{4} \cdot d4 + s^{3} \cdot d3 + s^{2} \cdot d2 + s \cdot d1 + d0}$ 上記において、分母の定数が系の安定度を決定する安定係数で、次のように定義されます。 $d4 = T1 \cdot T3$ d3 = (T1+T3) d2 = 1 $d1 = T2 \cdot K$ d0 = K

ラウスの表の作成

システムは、分母のすべての極に負の実数部があれば安定です。陽関数的に根を計算する代りに、 ラウスの安定条件を使う方がずっと簡単です。これは、ラウス行列の要素が正の場合のみ、すべて の根に負の実数部があるということです。ラウス行列の要素は、以下に示すラウスの表の第2列の 要素です。ラウスの表は、第1行に初項から2つおきの項を入れて、第2行に第2、第4などの2つ おきの項を入れて得られます。下の行は対象となる項がある列を取り去った2×2行列の行列式をと り、対象となる項の上の行の初項で割って得られます。これを以下に示します。

s ⁿ	d _n	d _{n-2}	d _{n-4}	
s ⁿ⁻¹	d _{n-1}	d _{n-3}	d _{n-5}	
	$b_1 = \frac{d_{n-1} \bullet d_{n-2} - d_n \bullet d_{n-3}}{d_{n-1}}$	$b_2 = \frac{d_{n-1} \bullet d_{n-4} - d_n \bullet d_{n-5}}{d_{n-1}}$		
	$c_1 = \frac{b_1 \bullet d_{n-2} - b_2 \bullet d_n}{b_1}$			

図1 一般的なラウスの表

2次フィルタのラウス安定度の証明

2次ループ・フィルタは3次ループ・フィルタの特別な場合でT3=0です。2次フィルタのラウスの表を以下に示します。

s ³	T1	T2●K
s ²	1	К
	K●(T2 – T1)	0
	К	0

図2 2次ループ・フィルタのラウスの表

ここで、Kの定義から、K>0は明らかです。第3行から、T2>T1という制限がつきます。2次フィルタについて標準的な大きさの順を考えると、T2>T1は常に成り立ちます。なぜなら、

 $T2 = R2 \bullet C2$

$$T1 = T2 \bullet \frac{C1}{C1 + C2}$$

の関係があるからです。 これから定理1が導かれます。

定理1

実際の回路定数と標準的ループ・フィルタ・トポロジを用いると、連続時間近似が成り立つほど ループ帯域幅が十分小さい場合、不安定な2次フィルタを設計するのは不可能です。

したがって、標準的なトポロジを用いて、位相余裕度が小さすぎたり極が複素平面の右半面にあ るために不安定なループ・フィルタを設計するのは不可能です。この安定性のため、VCO ゲイン、 チャージ・アンプ・ゲイン、または N 値が大きく変動する場合、2 次フィルタの使用はよい選択に なります。

3次ラウス安定度の条件

3次フィルタについては、ラウスの表はあまり簡単ではなく、ループ帯域幅にかかわらず、不安 定なループ・フィルタが設計できてしまうことがわかります。T2>T1+T3と仮定すると、これは VCOゲインまたはチャージ・ポンプ・ゲインをある程度まで下げると、最終的にフィルタが安定す ることを意味します。チャージ・ポンプ・ゲインが下がるにつれてループ帯域幅が下がるので、ル ープ帯域幅をある程度下げるのは、常に2次フィルタを安定化させ、T2>T1+T3とすると3次フィ ルタも常に安定化させます。ラウスの表の数式を簡単にするため、次のような定数を導入します。

$$c = \frac{T1 + T3}{T1 \bullet T2 \bullet T3}$$

s ⁴	T1●T3	1	К
s ³	T1 + T3	T2●K	0
	$1-\frac{K}{c}$	К	0
	$\frac{\frac{K \bullet T2}{c} \bullet \left[\frac{T2 - T1 - T3}{T2} \bullet c - K\right]}{1 - \frac{K}{c}}$	0	0
	К		

図3 3次ラウス安定度表

定数 c、K について定義式を代入し、また第 3、4 行の主要部を取り出すと、3 次フィルタの安定 条件が得られます。

$K\phi \bullet Kvco$	<i>T</i> 1+ <i>T</i> 3	
$\overline{N \bullet (C1 + C2 + C3)}$	$\overline{T1 \bullet T2 \bullet T3}$	
$K\phi \bullet Kvco$	<i>T</i> 1+ <i>T</i> 3	<i>T</i> 2 <i>-T</i> 1 <i>-T</i> 3
$\overline{N \bullet (C1 + C2 + C3)}$	$\overline{T1 \bullet T2 \bullet T3}$	<i>T</i> 2

しかし、この最初の条件式は冗長ですので、3次フィルタの安定条件は、次のようになります。 $\frac{K\phi \bullet Kvco}{N \bullet (C1+C2+C3)} < \frac{T1+T3}{T1 \bullet T2 \bullet T3} \bullet \frac{T2-T1-T3}{T2}$

この条件はT2>T1+T3であることを示しています。

結論

ループ・フィルタの安定条件を調べました。通常ループ帯域幅は比較周波数と比べて十分狭いと いう条件がありますが、また閉ループ伝達関数のすべての極には負の実数部があるという条件もあ ります。2次フィルタについては、これが常に成り立ちましたが、3次フィルタでは、実際には制限 があります。

本章は、実はスプリアスをさらに減衰させるようなフィルタを追求する過程から生まれました。 T2 は T1 や T3 よりは大きい点に注意ください。初めは、T3 または T1 が T2 より大きいならば、ス プリアスを大きく減衰できるように見えました。位相余裕度やループ帯域幅が正しくても、ルー プ・フィルタはまったく安定しないことがわかりました。ラウス安定性についての本章では、この ような努力が無駄なことを説明しました。VCOによって導入される 1/s 係数のため、安定化には T2=0 が必要です。1/s 係数がなければ、理論上はリファレンス・スプリアスを大きく低減すること が可能です。

参考文献

Franklin, G., et. al. *Feedback Control of Dynamic Systems* Addison Wesley

ループ・フィルタの解析例 20.

本章は、本書で示したコンセプトを使ったループ・フィルタ解析を紹介します。



ここでパラメータ入力

K¢ := 5·mA	Fcomp	:= $200 \cdot \text{kHz}$	Fout := 900 ·MHz	Kvco := 20	MHz
C1 := 1 ·nF			C2 := 10 ·nF	C3 := 98.pF	VOIL

R2 := $3.3 \text{k}\Omega$ R3 := $22 \cdot k\Omega$

パラメータの計算

$$N := \frac{\text{Fout}}{\text{Fcomp}} \qquad \qquad \zeta := \frac{\text{R2} \cdot \text{C2}}{2} \cdot \sqrt{\frac{\text{K}\phi \cdot \text{Kvco}}{\text{N} \cdot (\text{C1} + \text{C2} + \text{C3})}} \quad \omega n := \sqrt{\frac{\text{K}\phi \cdot \text{Kvco}}{\text{N} \cdot (\text{C1} + \text{C2} + \text{C3})}}$$
$$N = 4.5 \cdot 10^{3} \qquad \qquad \zeta = 0.738 \qquad \qquad \frac{\omega n}{2 \cdot \pi} = 7.122 \cdot \text{kHz}$$

真の極とゼロ点の計算

T2 := R2 ·C2

$$x := \frac{C2 \cdot C3 \cdot R2 + C1 \cdot C2 \cdot R2 + C1 \cdot C3 \cdot R3 + C2 \cdot C3 \cdot R3}{C1 + C2 + C3} \qquad \texttt{Chit T1+T3 cf.}$$
$$y := \frac{R2 \cdot R3 \cdot C1 \cdot C2 \cdot C3}{C1 + C2 + C3} \qquad \texttt{Chit T1*T3 cf.}$$

T1 :=
$$\frac{x + \sqrt{x^2 - 4 \cdot y}}{2}$$
 T3 := $\frac{x - \sqrt{x^2 - 4 \cdot y}}{2}$ junk := T3

T1とT3が入れ替わっていないことを確認します。

T3 := if(T3 > T1, T1, T3) T1 := if(T3 > T1, junk, T1)

<u>フィルタのゼロ点</u>

n/a

 $\frac{1}{T2} = 30.303$ kHz

n/a

<u>フィルタの極</u>

 $\frac{1}{\text{T1}} = 274.631 \text{o}\text{kHz}$

n/a

時定数 T1 = 3.641•10⁻⁶ •sec $T2 = 3.3 \cdot 10^{-5} \cdot sec$ T3 = 1.761•10⁻⁶ •sec $\frac{1}{T3} = 567.978$ kHz $\frac{T3}{T1} = 48.352$ %

ループ・パラメータの定義

$Z(\omega) := \frac{1 + T2 \cdot i \cdot \omega}{i \cdot \omega \cdot (C1 + C2 + C3) \cdot (1 + i \cdot \omega \cdot T1) \cdot (1 + i \cdot \omega \cdot T3)}$	ループ・フィルタ・インピーダンス
$G(f) := \frac{K \phi \cdot Kvco \cdot Z (f \cdot 2 \cdot \pi)}{i \cdot f \cdot 2 \cdot \pi}$	順方向ループ・ゲイン
CL (f) := $\frac{G(f)}{1 + \frac{G(f)}{N}}$	閉ループ・ループ・ゲイン

帯域幅と位相余裕度

ループ帯域幅の初期予測値 x := 10.0 kHz Fc := root(| G (x) | - N ,x) Fc = 11.044°kHz ループ帯域幅 f:= Fc 0dB 帯域幅 root(| CL (f) | - N, f) = 14.883 kHz

$$arg(G(Fc)) \cdot \frac{180}{\pi} + 180 = 45.264$$
 位相余裕度

最適化指数(100%=完全最適化)



151

位相ノイズのプロファイル

Noise1Hz := -206 dBc/Hz

1 Hz 当たりに正規化した位相比較器ノイズ LMX2330、副 PLL 側電源オフ 高チャージ・ポンプ・ゲイン設定

NoiseFloor := Noise1Hz + $10 \cdot \log\left(\frac{\text{Fcomp}}{\text{Hz}}\right)$

NoiseFloor = -152.99 dBc/Hz

PLL のノイズ・フロア

近傍位相ノイズ

PLLNoise (f) := NoiseFloor + 20·log(CL (f))

PLLNoise (150 Hz) = -79.922

VCO ノイズ

VC010khz := -100 dBc/Hz

 $\label{eq:VCONOise} \text{VCONOise} \quad (\texttt{f}) \mathrel{\mathop:}= \text{VCO10khz} \quad - \ 20 \cdot \log \Biggl(\frac{\texttt{f}}{10 \cdot \texttt{kHz}} \Biggr) - \ 20 \cdot \log \Biggl(\boxed{1 + \frac{\texttt{G} \ (\texttt{f})}{\texttt{N}}} \Biggr) \Biggr)$

抵抗ノイズ特性

これは、http://home.rodchester.rr.com/lascari/lanzepll.zip のサイトにある Lance Lascari の PLL 解析プログラムから引用しています。

-0

k := 1.38065810⁻²³. $\frac{\text{joule}}{\text{K}}$ T₀ := 300 · K R_Noise (R) := $\sqrt{4 \cdot \text{T}_0 \cdot \text{k} \cdot \text{R} \cdot 1 \cdot \text{Hz}}$

R2の抵抗ノイズ

$$VnR2 := R_Noise (R2) VnR2 = 7.394^{\circ}10^{\circ} \circ volt$$

$$Z_{R2_1} (f) := R2 + \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C2} Z_{R2_2} (f) := \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C1} Z_{R2_4} (f) := \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C3}$$

$$Z_{R2_3}(f) := R3$$

$$z_{R2_{5}}(f) := \frac{z_{R2_{1}}(f) \cdot z_{R2_{2}}(f)}{z_{R2_{1}}(f) + z_{R2_{2}}(f)} + z_{R2_{3}}(f)$$

$$\mathbb{V}_{\text{noise}_{R2}}(f) := \frac{\mathbb{V}_{R2}}{\left|1 + \frac{G(f)}{N}\right|} \cdot \left(\frac{\mathbb{Z}_{R2_{2}}(f)}{\mathbb{Z}_{R2_{2}}(f) + \mathbb{Z}_{R2_{2}}(f)}\right) \cdot i\left[\mathbb{C}_{3 > 1 \cdot pF}, \left(\frac{\mathbb{Z}_{R2_{4}}(f)}{\mathbb{Z}_{R2_{5}}(f) + \mathbb{Z}_{R2_{4}}(f)}\right), 1\right] \\ \mathbb{R}_{2_{N}}(f) := 20 \cdot \log \left(\left|\frac{\sqrt{2} \cdot \mathbb{V}_{noise_{R2}}(f) \cdot \mathbb{K}_{VCO}}{2 \cdot f}\right|\right)$$

R3の抵抗ノイズ

VnR3 := R_Noise (R3)

$$VnR3 = 1.909 \cdot 10^{-8} \cdot \text{volt}$$

 $Z_{R3_1}(f) := \frac{\frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C1} \cdot \left(R2 + \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C2}\right)}{R2 + \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C1} + \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C2}} + R3$
 $C1 \geq (C2, R2 \text{ の直列}) \geq \text{の並列}$
 $I = R3 \text{ cn} \delta \text{ cn$

$$Z_{R3_2}(f) := \frac{1}{2 \cdot \pi \cdot f \cdot i \cdot C3}$$

$$V_{\text{noise_R3}}(f) := \frac{VnR3}{\left|1 + \frac{G(f)}{N}\right|} \cdot \frac{Z_{R3_2}(f)}{Z_{R3_1}(f) + Z_{R3_2}(f)}$$

R3_Noise (f) := if (C3 > 1 pr, 20 log $\left(\frac{\sqrt{2} \cdot V_{\text{noise_R3}}(f) \cdot Kvco}{2 \cdot f}\right)$, -500

リファレンス・スプリアス・シミュレーション

以下を入力します。

LeakageSpur_00 := 7.1 dBc	これは普遍的な経験上の定数です。
LeakageCurrent := 10 ⁻⁹ amp	PLL のリーク電流を入力します。
PulseSpur_00 := -299 dBc	これはチップ固有の定数です。
Modulo := 1	フラクショナル・モジュラス。整数 PLL の場合" 1 "を入力します。

計算

```
Fspur := \frac{Fcomp}{Modulo}
SpurGain := 20·log( G (Fspur) ))
                                                                                                        SpurGain = 26.367
LeakageSpur := LeakageSpur_00 + 20·log\left(\frac{\text{LeakageCurrent}}{K \phi}\right) + SpurGain
PulseSpur := PulseSpur_00 + SpurGain + 40 \cdot \log\left(\frac{\text{Fspur}}{1 \cdot \text{Hz}}\right)
TotalSpur(f) := if \left| f - Fspur \right| < 100 \cdot Hz , 10 \cdot \log \left( \frac{PulseSpur}{10} + 10 \frac{LeakageSpur}{10} \right), -500 \right|
                                        パルス起因性スプリアス 合成したスプリアス
```

リーク起因性スプリアス

LeakageSpur = -100.512

PulseSpur = -60.592 TotalSpur(Fspur) = -60.591



PLL の性能・シミュレーション・設計 Copyright 2001 National Semiconductor

154

過渡解析

以下の値を入力します。

f2:= 915·MHz	最終周波数	f2 の N 値
f1:= 889·MHz	初期周波数	
tol:= 1000 ·Hz	ロックアップ時間計測の許容値	3

計算

$$R3 := \max \left(\begin{bmatrix} R3 \\ 1 \cdot \Omega \end{bmatrix} \right) \qquad C3 := \max \left(\begin{bmatrix} C3 \\ 1 \cdot pF \end{bmatrix} \right) \qquad N := \frac{f2}{Fcomp}$$

den2 := C1 + C2 + C3den4 := $R2 \cdot R3 \cdot C1 \cdot C2 \cdot C3$ den3 := $C2 \cdot C3 \cdot R2 + C1 \cdot C2 \cdot R2 + C1 \cdot C3 \cdot R3 + C2 \cdot C3 \cdot R3$ den1 := $\frac{K \phi \cdot Kvco \cdot C2 \cdot R2}{N}$ num0 := $\frac{K \phi \cdot Kvco \cdot (f2 - f1)}{N}$ den0 := $\frac{K \phi \cdot Kvco}{N}$ num1 := num0 ·R2 ·C2 $\frac{\text{den0}}{\text{den4}} \cdot \sec^4$ $\mathbf{v} = \begin{bmatrix} 3.072 \cdot 10^{20} \\ 1.014 \cdot 10^{16} \\ 1.56 \cdot 10^{11} \\ 8.426 \cdot 10^{5} \end{bmatrix}$ $\frac{den1}{den4} \cdot sec^3$ $v := \left| \frac{den2}{den4} \cdot \sec^2 \right|$ $\frac{\text{den3}}{\text{den4}}$ ·sec $p = \begin{bmatrix} -6.142 \cdot 10^{5} \\ -1.432 \cdot 10^{5} \\ -4.258 \cdot 10^{4} + 4.097 \cdot 10^{4} i \\ -4.258 \cdot 10^{4} - 4.097 \cdot 10^{4} i \end{bmatrix} \cdot sec^{-1}$ p := polyroots(v).sec⁻¹ これらは極です。 numO $A_0 := \frac{\frac{1}{\text{den4}}}{\left(p_0 - p_1\right) \cdot \left(p_0 - p_2\right) \cdot \left(p_0 - p_3\right)}$ $A_0 = -5.165 \cdot 10^{10} \cdot sec^{-2}$

$$A_{1} := \frac{\frac{\text{num0}}{\text{den4}}}{\left(p_{1} - p_{0}\right) \cdot \left(p_{1} - p_{2}\right) \cdot \left(p_{1} - p_{3}\right)} \qquad A_{1} = 1.436 \cdot 10^{12} - 225.527 \text{i} \cdot \text{sec}^{-2}$$

$$A_{2} := \frac{\frac{num0}{den4}}{(p_{2} - p_{0}) \cdot (p_{2} - p_{1}) \cdot (p_{2} - p_{3})} \qquad A_{2} = -6.921 \cdot 10^{11} - 1.404 \cdot 10^{12} i \cdot sec^{-2}$$

$$A_{3} := \frac{\frac{num0}{den4}}{(p_{3} - p_{0}) \cdot (p_{3} - p_{1}) \cdot (p_{3} - p_{2})} \qquad A_{3} = -6.921 \cdot 10^{11} + 1.404 \cdot 10^{12} i \cdot sec^{-2}$$

4つの極の解析

$$\begin{array}{c} k := 0..4000 \\ i := 0..3 \end{array} \quad t_k := \frac{k}{1000000} \cdot \text{sec}$$

$$F(t) := f_2 + \sum_{i} A_{i} e^{p_{i} \cdot t_{k}} \left(\frac{1}{p_{i}} + R_2 \cdot C_2 \right)$$

設定を調整するため次の値を入力します。

range := 500·10 ⁽⁻⁶⁾ ·sec	X 軸の最大範囲
span := 25·MHz	プロットの縦軸スパン
center:= 915·MHz	中心周波数

PLL 過渡解析

LockTime = 243 $\circ\mu$ sec	マイクロ秒単位のロックアップ時間
OverShoot = 26 °MHz	周波数オーバーシュート量
tol= 1•10 ³ •Hz	周波数許容範囲



21. PLL の設計と性能に関するその他の課題

はじめに

本章は、これまでに述べなかった細かいテーマを集めたものです。本章では、N カウンタ値の選択、位相余裕度とピーキングとの関係、カウンタの感度について説明します。



ループ・フィルタ設計時のN値

固定出力周波数 PLL での N 値の選択

PLLの出力周波数が固定の場合、比較周波数の選択はそれほど自明の問題ではありません。比較 周波数は通常できるだけ大きくとります。比較周波数と出力周波数との関係をもう一度記すと、

 $Fout = \left(\frac{N}{R}\right) \bullet X$ これから次式が得られます。 $\frac{N}{R} = \frac{Fout}{Xtal}$

出力周波数と水晶発振周波数とはどちらも既知量ですので、この式の右辺は既知で、既約分数に約 分できます。この既約分数がわかれば、分子が N 値で分母が R 値になります。この解法で、実現不 可能な N デバイダ値や位相比較器の動作可能帯域より高い比較周波数が求まる場合、N 値と R 値を 倍にします。それでも問題がある場合、3 倍にします。これらの値を、分周比がデバイダの分周可 能範囲に、比較周波数が PLL チップの規格値内に収まるまで増やします。水晶発振周波数を自由に 選べる場合、N 値ができるだけ小さくなるように、出力周波数と多くの公約数がある水晶発振周波 数を選ぶのが最良です。 Nカウンタ値、VCO ゲイン、チャージ・ポンプによるループ帯域幅の変動

VCO ゲインには係数 1/s がかかっており、VCO 出力を電圧から位相に変換しています。また、本 書で検討したどのパッシブ・ループ・フィルタの伝達関数にも常に 1/s の係数が入っています。ま た、この伝達関数には極とゼロ点があります。極はループ帯域幅よりかなり大きくとった方がよく、 したがって、実際にはループ帯域幅と等しい周波数ではあまり影響を与えることはありません。ま た伝達関数にはゼロ点があり、このゼロ点はループ帯域幅の近くで、多少影響を与えますが、通常、 伝達関数から 1/s をとり、これを VCO ゲインの 1/s とかけ合わせて出てくる 1/s²の項と比べてあま り影響ありません。これから、ループ帯域幅は N 値の平方根にほぼ反比例するという結論が得られ ます。また、ループ帯域幅は VCO ゲインの平方根にだいたい比例し、チャージ・ポンプ・ゲインの 平方根にもほぼ比例すると言えます。最初は、フィルタの極やゼロ点を無視すると、大まかな近似 のように見えるかも知れませんが、シミュレーションと実際のテストから、それほど大まかではな いことが分かります。これらの結果をまとめると、次のようになります。

$\omega c 2_{-}$	<i>Κ</i> φ2	Kvco2	<u>N1</u>
$\overline{\omega c1}$	Kø 1	Kvco1	$\sqrt{N2}$

出力周波数に範囲がある場合のN値の設計値

上の式から、ループ帯域幅は N 値の平方根に反比例するのが、ほぼ正しいことが示されます。したがって、N 値を、PLL のループ帯域幅の設計された値からの変動の最大値と最小値の幾何平均として設計すると、PLL のループ帯域幅の設計値からの変動を最小にすることがわかります。まとめると、次のように設計します。

 $N = \sqrt{N \min \bullet N \max}$

位相余裕度、安定性、ロックアップ時間

位相余裕度は系の安定性に関係あり、位相余裕度が大きくなるとより安定になります。閉ループ 伝達関数の根を見て、これらの根の負の実数部の軌跡をたどるとわかりますが、これについての詳 細な説明をすることは本書の範囲を越えています。スペクトラム・アナライザで、位相余裕度が非 常に小さいと、ループ・フィルタ応答はピーキングを起こします。ここではその理由を説明します。 閉ループ伝達関数が次のような形で表されていました。

$T(s) = \frac{G(s)}{1 + G(s) \bullet E}$

$1+G(s) \bullet H$

振幅が G(s)・H=1 となる点が特に注目されます。定義により G(s)・H=1 となる周波数がループ帯 域幅です。ループ帯域幅で評価した G(s)・H の位相も注目されます。この位相が 180 度であれば、伝 達関数は無限に発散し、不安定になります。位相が零度であれば、ピーキングは最小で、安定度が 最大になります。したがって、位相余裕度は、180 度から G(j・ ωc)・H の位相を引いた位相の余裕量 です。実際には、位相余裕度が 20 度より小さいループ・フィルタは系が不安定になる問題を起こし がちで、位相余裕度が 80 度を越えるフィルタは回路定数値が大きすぎるか小さすぎるため非現実的 なものになります。

位相余裕度をどのような値にして設計するかについては、ループ帯域幅固定の場合 45 度から 50 度で最速のロックアップ時間が得られますので、これがよい選択値となります。ロックアップ時間 の計算に 2 次近似を使うと、位相余裕度が下がるとロックアップ時間が高速化しますが、すべての 極とゼロ点を考慮すると、位相余裕度が 45 度から 50 度の範囲で、最適ロックアップ時間が得られ ることがわかります。

感度の落とし穴について

感度は現実のPLL特性の1つです。高周波入力に印加する電力が大きすぎるか小さすぎると、N カウンタは実際にカウントミスを起こします。この高周波入力の電力レベルには限界があり、この 限界を感度といいます。感度は周波数の関数として変化します。感度曲線は、高周波ではプロセス の限界のため悪くなり、低周波では、カウンタがしきい値で判別を行う際、信号のスルーレートが 遅すぎるという問題のため悪くなります。低周波では、PLLの高周波入力にサイン波ではなく矩形 波を入力することで、このような限界に対処することができます。感度はまた、部品ごと、または 電圧や温度で変わります。高周波入力の電力レベルが感度の限界に近づくと、スプリアスが発生し、 位相ノイズが悪化します。電力レベルがこの限界にほとんど同じになるか、越えてしまうと、PLL が同期から外れてしまいます。



雪力レベル(dBm)

この感度曲線は一般に周波数に対して一定ではなく、VCOの基本波と同様高調波に対して感度が どうなるか考えるのは適切なことです。これは特に、非常に高い動作周波数に対し設計されたチッ プが非常に低い動作周波数で使われるとき問題です。PLLの高周波入力でうまく整合していないと、 感度に関して予期しない問題が起こる可能性があります。

感度の問題は、通常高周波入力に関係しているので、Nカウンタで最も起こりやすくなりますが、 同じ考え方がRカウンタにも当てはまります。PLLの感度を製造現場でテストするためには、Rお よびNカウンタにアクセスする必要があります。したがって、このようにするとデバッグのための 有用なツールとなります。感度に関連した問題もまた Vcc 電圧と温度に強い依存性を示す傾向があ ります。インピーダンス整合の問題は感度問題の原因になり、人の指をチップの上に押し付けるだ けで問題の現象を止めたり悪化させたりできることがあります。このようにすると、チップの入力 インピーダンスに影響を与えることができるのです。

図1 PLL の典型的な感度曲線

結論、そして最後に

本章では、他の章で触れていない問題のいくつかについて述べました。本書をここまで読み進ま れたら、うまくいけば、PLL の設計とシミュレーションがどのように関連しているかがおわかりに なられたはずです。

PLL 周波数シンセサイザの設計とシミュレーションについて、読者が知りたいあらゆる点とおそ らくまったく気にかけていない点を伝えるのが、本書の目的でした。しかし、まだ他にも多くのテ ーマが残されています。実例と実際の測定データを示し、厳密に理論的に理解して頂くのが、本書 の意図した点でした。本書のすべてのデータは、ナショナルセミコンダクター社のRカウンタ、N カウンタ、チャージ・ポンプ、位相周波数比較器など各種シンセサイザ・チップから集めたもので す。





161

22. 用語解説と略語

ATTEN

減衰指数のことで、本書とは別の、ループ・フィルタ設計についての文献に示されていますが、これによりループ・フィルタの回路定数 R3 と C3 によって追加されるスプリアス減衰量がわかります。 また、抵抗パッドの dB 表示の減衰度を表すのにも用いられます。

チャネルおよびチャネル間隔

多くのアプリケーションでは、等間隔で離れた一連の周波数が発生するようになっています。発生 したこれらの周波数はしばしばチャネルと呼ばれ、チャネル間の間隔はチャネル間隔と呼ばれるこ とがよくあります。

チャージ・ポンプ

このデバイスは、位相比較器とともに使われ、定振幅の電流を出力しますが、極性とデューティ・ サイクルは可変です。一般に、チャージ・ポンプは、出力電流の時間平均に値が等しい定常電流を 出力するデバイスとしてモデル化されます。

閉ループ伝達関数 C(s) (図 3 参照)

これは $\frac{G(s)}{1+G(s) \bullet H}$ として与えられます。ここで、 $H=\frac{1}{N}$ で、G(s)は開ループ伝達関数です。

比較周波数 Fcomp (図 1 参照)

R分周された水晶発振周波数です。これはまた、基準周波数と呼ばれる場合もあります。

制御電圧 Vtune (図1参照)

VCOの周波数出力を制御する電圧です。

水晶基準周波数 Xtal (図1参照)

基準として使われる、安定で高精度の周波数です。

弾性率ζ (図5参照)

これは、2 次過渡応答で、周波数リンギングがかかったエクスポネンシャル・エンベロープ(指数関 数的包絡線)の形を決定します。

不感帯

これは、位相比較器の特性の一つで、回路要素の遅延に起因します。PFD を構成する回路要素は遅 延時間ゼロではありませんので、不感帯があると、非常に小さい位相誤差に対しては位相比較器が 応答しなくなります。

不感帯除去回路

この回路は、位相比較器が不感帯で動作するのを回避するため、位相比較器に付加することができ ます。不感帯除去回路は通常、チャージ・ポンプが常時最小限の時間だけオンになるように機能し ます。

周波数ジャンプ Fi (図 5 参照)

PLL の過渡応答を論じる際、周波数ジャンプは、PLL の初期周波数と最終周波数との周波数差を表します。

周波数シンセサイザ

これは高周波デバイダ(Nデバイダ)がある PLL で、広範な種類の信号を合成するのに用いることができます。

G(s)

これは VCO ゲインとチャージ・ポンプ・ゲインをかけ、s で割ったループ・フィルタ・インピーダ ンスを表します。

 $G(s) = \frac{K\phi \bullet Kvco}{s} \bullet Z(s)$

Kvco

VCOのゲインで、単位は MHz/V です。

Kφ

これはチャージ・ポンプのゲインで、単位はmA/(2・π ラジアン)です。

同期状態の PLL

N分周された出力周波数が、満足できる許容範囲内で比較周波数に等しくなるような PLL です。

ロックアップ時間 (図5参照)

PLL が、所定の周波数ジャンプで所定許容範囲内で初期周波数から最終周波数に切り換わるのに要する時間です。

ループ帯域幅 oc (図 2、3、4参照)

開ループ伝達関数の大きさが 1 に等しくなる周波数です。ωc は真のループ帯域幅を表し、一方ωp はωc の数学的近似値です。

ループ・フィルタ

チャージ・ポンプの電流出力をとり電圧に変換する低周波フィルタで、変換された電圧は VCO の制 御電圧として用いられます。Z(s)はしばしばこの関数のインピーダンスを表すのに用いられます。 完全に正確というわけではありませんが、ループ・フィルタを積分器と見なす場合があります。

モジュレーション・ドメイン・アナライザ (図5参照)

入力信号の周波数対時間特性を表示する高周波測定器の一種です。

変調指数β

この指数は、サイン波で変調された高周波信号に関するものです。以下に公式を示しますが、ここで F(T)は信号周波数を表します。

$$F(t) = const. + F_{dev} \bullet cos(\omega_m \bullet t)$$

$$\boldsymbol{\beta} = \frac{F_{dev}}{\boldsymbol{\omega}_m}$$

固有周波数 ωn (図 5 参照)

これは、2次の過渡応答における周波数応答のリンギング周波数です。

開ループ伝達関数 G(s) (図 2 参照)

VCO ゲイン、チャージ・ポンプ・ゲイン(位相比較器ゲインを含みます)、N で割ったループ・フィ ルタ・インピーダンスの積をとって得られる伝達関数です。

$$G(s) = \frac{K\phi \bullet Kvco \bullet Z(s)}{N \bullet s}$$

オーバーシュート (図5参照)

これは、2次の過渡応答で、最終的に適切な周波数に整定する前に初めに目標周波数を越える分の 周波数です。

位相比較器 (図1参照)

2つの入力の位相差に比例した信号を出力するデバイスです。

位相周波数比較器 (図1参照)

位相比較器によく似ていますが、同様にまた周波数誤差にも比例する信号を出力します。

位相同期ループ(PLL) (図1参照)

固定の水晶基準周波数から出力周波数を発生するためにフィードバック制御を使う回路です。PLL には必ずしも N デバイダがあるとは限らないことに注意ください。N デバイダがある場合、周波数 シンセサイザと呼ばれ、これが本書の主題です。

位相余裕度 φ

180 度から開ループ伝達関数のループ帯域幅での位相を差し引いたものです。位相余裕度は通常 30 度から 70 度の間にあります。位相余裕度が低い設計は安定度が低くなる傾向にあり、閉ループ伝達 関数がピーキングを示します。過剰に位相余裕度がある設計はロックアップ時間が長くなります。 以下に式を示します。

位相ノイズ (図4参照)

これは、PLLの出力位相に乗るノイズです。位相と周波数は関係があるので、スペクトラム・アナ ライザ上で観測できます。ループ帯域幅内では、PLLが支配的なノイズ源です。使われる単位は dBc/Hz(Hz 当たりの搬送波に対するデシベル値)です。一般には、スペクトラム・アナライザの10× (分解能帯域幅)を差し引くことにより、1Hz帯域当たりに正規化されます。

位相ノイズ・フロア

これは、位相ノイズから 20×log(N)を引いたものです。これは一般に定数ではありません。なぜな ら、チャージ・ポンプがノイズの支配的要因であることが多く、チャージ・ポンプは高い比較周波 数でノイズが多くなるからです。

プリスケーラ

PLL の出力は高周波であることが多いので、PLL は高周波プロセスを必要とします。しかし、この ような高周波プロセスから PLL チップ全体を作るのは不可能ですので、高周波部分のみ高周波プロ セスで製造します。プリスケーラは、実際にはNデバイダの内部構造の一部です。

シングル・モジュラス・プリスケーラ

これは、カウンタ前に置かれた単一の高周波デバイダです。この場合、N=M×P で、M は変えるこ とができますが、P は固定です。このタイプのプリスケーラでは、周波数分解能は犠牲になってい ます。

<u>デュアル・モジュラス・プリスケーラ</u> (図6参照)

周波数分解能を犠牲にしないため、デュアル・モジュラス・プリスケーラが使われます。これらは P/(P+1)の形で表されます。たとえば、32/33 プリスケーラでは P=32 です。まず、分周比 P+1 の固定 プリスケーラ(実際はパルス・スワロウ回路のついた分周比 P のプリスケーラ)があり、これを全部 で A サイクル動かします。これが全部で A×(P+1)サイクルになります。また常時カウントしている B カウンタがあります。B カウンタが B サイクルのカウントを始めると、残りカウントは(B-A)に なります。次に分周比 P のプリスケーラに切り換ります。これは (B-A)×P サイクルをカウントし てカウント終了し、その時刻ですべてのカウンタがリセットされ、同じ動作が繰り返されます。適 切な動作のためには、B>=A である点に注意ください。B>=A でなければ、B カウンタがゼロになる のが早すぎてシステムをリセットしてしまいます。B<A となる N 値は不当分周比と呼ばれます。こ れから、基本式が得られます。

$N = (P+1) \bullet A + P \bullet (B-A) = P \bullet B + A$

B=NtruncP(NをPで割るときの商で、余りを切り捨てたもの)

A=N mod P (NをPで割るときの余り)

B>=Aは動作可能分周比のための必要条件です。

このプリスケーラはすべての N 値で周波数合成できない点を犠牲にして、分解能を上げることができます。

4重モジュラス・プリスケーラ

4 重モジュラス・プリスケーラは、動作可能分周比を下げるために、4 つのプリスケーラを使います。 一般にこれら4 つのプリスケーラは、P、P+1、P+4、P+5の分周比があり、単一パルス・スワロウ回 路と4 パルス・スワロウ回路で構成されます。4 重モジュラス・プリスケーラの場合、4 つのプリス ケーラがありますが、任意のN値を発生するのに3 つのプリスケーラしか使いません。発生される N値は、

$$N = P \bullet C + 4 \bullet B + A$$

 $A = N \mod P$

 $C = N \operatorname{div} P$

$$B = \frac{N - C \bullet P - A}{4}$$

次の表は、必要な N 値を得るための 3 つのステップとプリスケーラがどのように連携して使われる かを示しています。B>=A が成り立つかどうかにかかわらず、結果として N 値は同じです。

	B>= A の場合	Ì	B <aの場合< th=""><th colspan="3">B<aの場合< th=""></aの場合<></th></aの場合<>	B <aの場合< th=""></aの場合<>		
	説明	必要カウント	説明	必要カウント		
	P+5 プリスケーラは、A カ	A●(P+5)	P+5 プリスケーラは、A カ	B●(P+5)		
	ウンタが 0 になるまで、		ウンタが0になるまで、			
1	A、B、C カウンタを減数		A、B、C カウンタを減数			
	カウントします。		カウントします。			
	P+4 プリスケーラは B カウ	(B-A)●(P+4)	P+1 プリスケーラは B カ	(A-B)●(P+1)		
	ンタが 0 になるまで B、C		ウンタが 0 になるまで			
2	カウンタを減数カウントし		A、C カウンタを減数カウ			
	ます。		ントさせます。			
	P プリスケーラは C カウン	(C-B)●P	P プリスケーラは C カウ	(C-A)●P		
	タが 0 になるまで C カウ		ンタが 0 になるまで C カ			
3	ンタを減数カウントしま		ウンタを減数カウントし			
	す。		ます。			
	総カウント	P●C+4●B+A	総カウント	P●C+4●B+A		

N デバイダ (図1参照)

高周波(および位相)出力をファクタNで分周するデバイダです。

Rデバイダ (図1参照)

水晶基準周波数(および位相)をファクタRで分周するデバイダです。

リファレンス・スプリアス

チャージ・ポンプのリーク電流や出力電流不均衡に起因し、PLL の出力に乗る不要周波数スパイクで、VCO制御電圧を FM 変調します。

分解能帯域幅 (RBW)

スペクトラム・アナライザについての定義を参照ください。

感度

PLL チップの(VCO からの)高周波入力に対する下限電力です。これらの限界点で、カウンタが周波数をミスカウントし始め、正しく分周しなくなります。

スミス・チャート

デバイスのインピーダンスが周波数に対しどう変わるかを示す図です。

スペクトラム・アナライザ (図4参照)

入力信号の電力対周波数特性を表示する高周波測定器の一種です。この種の測定器は、周波数が時 間に対し増加していく関数をとりそれを入力周波数信号とミキシングすることで機能します。ミキ サの出力は、帯域幅が分解能帯域幅に等しい帯域フィルタでフィルタリングされます。このフィル タの帯域幅が狭くなるほど、通過するノイズが小さくなります。

スプリアス減衰度 (図3参照)

これは、ループ・フィルタがリファレンス・スプリアスを減衰させる度合いを表します。スプリアス減衰度の項は閉ループ伝達関数の一部です。

T31比

これは 3 次フィルタの極周波数比です。この比が 0 ならば、実際は 2 次フィルタです。この比が 1 ならば、リファレンス・スプリアスが最小になる値であることがわかります。

スプリアス・ゲイン SG

これは比較周波数で見た開ループ伝達関数の大きさを意味します。スプリアス・ゲインは 2 つのル ープ・フィルタを比較するときのよい目安になります。

温度補償型水晶発振器(TCXO)

周波数精度を高めるため温度補償した水晶発振器です。

周波数許容値 tol (図 5 参照)

この範囲内で PLL が同期していると見なされる許容周波数誤差です。

バラクタ・ダイオード

これは、VCOの中の逆バイアスされたダイオードです。VCOの制御電圧が変わると、このダイオードの接合容量が変わり、次にはVCO電圧が変わります。

電圧制御発振器 (図1参照)

入力(制御)電圧に応じた出力周波数を発生するデバイスです。



図1 基本 PLL(周波数シンセサイザ)構成図



図2 *PLL の開ループ応答*



図3 PLLの典型的な閉ループ伝達関数



図4 PLLの典型的位相ノイズ曲線



図5 PLLの典型的過渡応答



図6 デュアル・モジュラス・プリスケーラ

略語一覧

ループ・フィルタ・パラメー	Я
C1, C2, C3, and C4	ループ・フィルタ容量値
CL(s)	閉ループ PLL 伝達関数
f	Hz表示の対象となる周波数
Fc	kHz 表示のループ帯域幅
Fcomp	比較周波数
Fj	ロックアップ時間での周波数ジャンプ
Fout	VCO 出力周波数
Fp	N 分周した VCO 周波数
Fr	R分周した水晶発振周波数
Fspur	スプリアス周波数
G(s)	ループ・フィルタ伝達関数
Н	1/N となる PLL のフィードバック量
i, j	複素数√-1
Кф	mA/(2πラジアン)表示のチャージ・ポンプ・ゲイン
KVCO	MHz/V 表示の VCO ゲイン
Ν	Nカウンタ値
PLL	位相同期ループ
R	R カウンタ値
R2, R3, and R4	ループ・フィルタ抵抗値
S	ラプラス変換変数=2π·f·j
T2	ループ・フィルタ伝達関数のゼロ点
T1, T2, T3, T4	ループ・フィルタ伝達関数の極
T31	極 T3 と極 T1 の比
T41	極 T4 と極 T1 の比
tol	ロックアップ時間内の周波数許容値
VCO	電圧制御発振器
XTAL	水晶基準発振器または水晶基準周波数
Z(s)	ループ・フィルタ・インピーダンス

ギリシャ文字記号	
β	変調指数
φ	位相余裕度
φr	R分周した水晶基準周波数の位相
фр	N 分周した VCO 出力周波数の位相
ω	ラジアン単位の対象となる周波数
ωc	ラジアン単位のループ帯域幅
ωn	固有周波数
ζ	弹性率

23. 参考文献

Best, Roland E., Phase Locked Loop Theory, Design, and Applications, 3rd ed, McGraw-Hill, 1995

Danzer, Paul (editor) The ARRL Handbook (Chapter 19) The American Radio Relay League. 1997

Franklin, G., et. al., Feedback Control of Dynamic Systems, 3rd ed, Addison-Wesley, 1994

Gardner, F., *Charge Pump Phased-Lock Loops*, **IEEE Trans. Commun**. Vol COM-28, pp. 1849-1858, Nov. 1980

Gardner, F., Phasd-Locked Loop Techniques, 2nd ed., John Wiley & Sons, 1980

- Keese, William O. An Analysis and Performance Evaluation for a Passive Filter Design technique for Charge Pump Phased Locked Loops. AN-1001, National Semiconductor Wireless Databook
- Lascari, Lance Accurate Phase Noise Prediction in PLL Synthesizers, Applied Microwave & Wireless, Vol.12, No. 5, May 2000
- Lascari, Lance Mathcad PLL Phase Noise Simulation Tool http://home.rodchester.rr.com/lascari/lancepll.zip
- Weisstein, Eric CRC Concise Encyclopedia of Mathematics, CRC Press 1998 www.treasure-troves.com